簡易檢索 / 詳目顯示

回結果列表
研究生： 王品然
Pin-Jan Wang
論文名稱： 晶圓接合技術應用於絕緣層上矽結構之研究
指導教授： 胡塵滌
口試委員:
學位類別： 碩士
Master
系所名稱： 工學院 - 材料科學工程學系
Materials Science and Engineering
論文出版年： 2004
畢業學年度： 92
語文別： 中文
論文頁數： 117
中文關鍵詞： 絕緣層上矽結構 、殘留應力 、殘餘電荷 、漏電流
相關次數： 點閱：78  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報
  •  上一筆

    • 論 文 摘 要
    本研究目的為研究以晶圓接合技術應用於絕緣層上矽結構Silicon On Insulator（SOI）的各項性質，探討不同製程條件對接合界面之物理性質，包括鍵結強度、殘留應力、殘餘電荷等的影響。
    本論文採用1000Å和3500Å兩種氧化層厚度，晶圓表面清洗方式則為親水性（SPM-M1）和斥水性（SPM-M2）兩種。經退火處理後之晶圓對，可發現其未鍵結區在退火後都可明顯縮小，且當氧化層愈厚時，其鍵結強度會隨之增加。同時，若經刀刃劈開之晶圓對，再次進行1000℃熱處理時，劈開之裂口將重新再癒合鍵結起來。另外，經歷過二次熱處理的SOI試片，其上層矽晶圓中，會殘留內壓應力，且當氧化層愈薄，殘留應力值會愈大。在SOI元件電性方面，可觀察到利用SOI製作MOSFET時，會比Bulk有較小的漏電流。由此實驗流程，可評估何種晶圓接合技術製作SOI時，可得到較佳之物裡性質，以利晶圓接合技術更廣泛地應用於微機電系統與積體電路系統中。

    目 錄 論文摘要…………………………………………………………… Ⅰ 目錄………………………………………………………………… Ⅱ 表目錄……………………………………………………………… Ⅴ 圖目錄……………………………………………………………… Ⅵ 第一章 前言……………………………………………………… 1 第二章 文獻回顧………………………………………………… 3 2-1. WB之簡介與機制……………………………………… 3 2-2. WB之應用……………………………………………… 3 2-2-1. 微積電(MEMS)上的應用………………………… 4 2-2-2. 積體電路(IC)上的應用………………………… 4 2-2-3. PN-junction的應用…………………………… 7 2-2-4. 異質接合上的應用……………………………… 8 2-2-5. 其他方面的應用-保護表面…………………… 9 2-3. WB的歷史回顧………………………………………… 9 2-4. 晶圓參數……………………………………………… 10 2-5. 晶圓鍵結之分類……………………………………… 11 2-5-1. 親水性鍵結（HL）………………………………… 11 2-5-2. 斥水性鍵結（HL）………………………………… 12 2-6. 晶圓殘留應力的種類………………………………… 12 2-7. Schottky Barrier原理……………………………… 13 第三章 實驗程序 ……………………………………………… 29 3-1. 晶圓直接接合 ……………………………………… 29 3-1-1. 氧化層成長……………………………………… 29 3-1-2. 晶圓表面清洗步驟……………………………… 29 3-1-3. 預接合步驟……………………………………… 31 3-1-4. 退火步驟………………………………………… 32 3-2. 元件製作……………………………………………… 32 3-2-1. 薄化步驟………………………………………… 32 3-2-2. SOI MOSFET製作………………………………… 32 3-2-3. Schorrky Barrier Diode製作………………… 33 3-3. 實驗方法與儀器介紹………………………………… 34 3-3-1. 陽極接合機……………………………………… 34 3-3-2. 紅外線照相術…………………………………… 34 3-3-3. 截面OM、SEM觀測………………………………… 35 3-3-4. 強度測試………………………………………… 36 3-3-4-1. 拉伸試驗……………………………… 36 3-3-4-2. 刀刃插入測試………………………… 36 3-3-5. 熱癒合實驗……………………………………… 37 3-3-6. SOI晶圓應力量測……………………………… 38 3-3-6-1. 應力量測原理………………………… 38 3-3-6-2. 雷射掃描理論………………………… 38 3-3-6-3. Stony’s Equation …………………… 39 3-3-6-4. 光學系統……………………………… 39 3-3-6-5. 殘留應力量測條件…………………… 40 3-3-7. 元件電性量測…………………………………… 41 3-3-7-1. SOI MOSFET……………………………… 41 3-3-7-2. SOI Schottky Barrier Diodes………… 41 第四章 結果與討論 …………………………………………… 58 4-1. 紅外線照相術 ………………………………………… 58 4-2. 截面觀察……………………………………………… 58 4-3. 強度測試 ……………………………………………… 60 4-3-1. 拉伸測試………………………………………… 60 4-3-2. 刀刃插入測試…………………………………… 61 4-3-3. 各種測試法之優缺點比較……………………… 65 4-4. 熱癒合實驗…………………………………………… 66 4-5. 應力量測 …………………………………………… 69 4-6. MOSFET元件電性量測………………………………… 70 4-6-1. 電流電壓量測…………………………………… 70 4-6-2. 電容電壓量測…………………………………… 72 4-7. Schottky Barrier Diodes元件電性量測…………… 72 第五章 結論……………………………………………………… 111 參考文獻…………………………………………………………… 113 表 目 錄 表4-1 退火前後，IR Photography之照片……………………… 75 表4-2 各種試片（111）Facet效應所得到的底邊、高和底角值………………………………………………………… 76 表4-3 WDB試片拉伸強度、應力-應變曲線與斷面觀察………… 77 表4-4 刀刃法測試表面能及IR Photography………………… 79 表4-5 以往文獻中刀刃法所得到WDB晶圓對表面能值………… 81 圖 目 錄 圖2-1 平面間的各種接合力…………………………………… 15 圖2-2 晶圓接合區域擴展圖，(a)由中心點施壓並開始接合，(b)接合區域向外擴展，(c）完全接合完成……………… 15 圖2-3 WB技術應用圖…………………………………………… 16 圖2-4 感應器（Sensor）或微幫浦（Micro-pump）需要中空腔體之示意圖……………………………………………… 16 圖2-5 SOI可增加CMOS對α粒子導致軟錯的抵抗能力……… 17 圖2-6 (a) CMOS之寄生雙載子現象示意 ……………………… 18 (b)左圖為圖2-1(a)中所標示之pnpn結構，右圖為此 pnpn二極體之I-V曲線圖 ……………………………… 18 圖2-7 SIMOX示意圖…………………………………………… 19 圖2-8 BESOI示意圖…………………………………………… 19 圖2-9 ELTRAN示意圖…………………………………………… 20 圖2-10 Smart Cut示意圖………………………………………… 21 圖2-11 DeleCut示意圖………………………………………… 21 圖2-12 未經過Layer Transfer之PZT層長於Si晶圓上，與經過Layer Transfer之PZT於Si晶圓之截面圖，兩者變質層區域之差異………………………………………… 22 圖2-13 PZT Layer Transfer之流程示意圖…………………… 22 圖2-14 K-Y. Ahn, R. Stengl et al. 提出相接界面形成disintegrated amorphous layer……………………… 23 圖2-15 (a)TTV，（b）TIR，（c）Bow，（d）Warp………………… 24 圖2-16 (a)親水性鍵結（HL）鍵結機制…………………………… 25 (b)斥水性鍵結（HB）鍵結機制…………………………… 25 圖2-17 SOI截面殘留應力圖…………………………………… 26 圖2-18 (a)Schottky Barrier示意圖（接合前）………………… 27 (b)Schottky Barrier示意圖（接合後）………………… 27 圖2-19 (a)Schottky Barrier 順向偏壓示意圖……………… 28 (b)Schottky Barrier反向偏壓示意圖………………… 28 圖3-1 實驗流程………………………………………………… 42 圖3-2 預接合示意圖…………………………………………… 43 圖3-3 SOI MOSFET製作流程示意圖…………………………… 44 圖3-4 MOSFET 光罩圖…………………………………………… 48 圖3-5 Schottky Barrier Diodes製作流程示意圖…………… 49 圖3-6 Schottky Barrier Diodes光罩圖……………………… 51 圖3-7 陽極接合機示意圖……………………………………… 51 圖3-8 IR Photography 儀器示意圖 ………………………… 52 圖3-9 WDB拉伸測試量測法…………………………………… 53 圖3-10 刀刃插入WDB表面能量測法…………………………… 53 圖3-11 熱癒合實驗細部流程…………………………………… 54 圖3-12 曲率量測光學原理示意圖……………………………… 55 圖3-13 試片彎曲受力情形，(a)上層試片受壓應力，(b)上層試片受張應力……………………………………………… 55 圖3-14 光學系統示意圖………………………………………… 56 圖3-15 SOI MOSFET電流電壓量測示意圖……………………… 56 圖3-16 SOI MOSFET電容電壓量測示意圖，（a）方法一，（b）方法二…………………………………………………… 57 圖3-17 SOI Schotttky Barrier Diode電流電壓量測示意圖… 57 圖4-1 (100)矽晶圓之截面方位示意圖………………………… 82 圖4-2 截面200X之Nomarsky Phase Contract OM觀察……… （a）SPM-M1,ox.=1000Å，（b）SPM-M1,ox.=3500Å， （c）SPM-M2,ox.=1000Å，（d）SPM-M2,ox.=3500Å 83 圖4-3 截面500X之Nomarsky Phase Contract OM觀察……… （a） SPM-M1,No Oxide，（b）SPM-M2,No Oxide 83 圖4-4 截面2500X之SEM觀察…………………………………… （a）SPM-M1,ox.=1000Å，（b）SPM-M1,ox.=3500Å，（c）SPM-M2,ox.=1000Å，（d）SPM-M1,ox.=3500 84 圖4-5 截面3-DAFM影像………………………………………… （a）SPM-M1, No Oxide，（b）SPM-M2, No Oxide 84 圖4-6 Bonding Interface之示意圖…………………………… 85 圖4-7 截面50,000X之FESEM觀察……………………………… （a）SPM-M1,ox.=1000Å，（b）SPM-M1,ox.=3500Å， （c）SPM-M2,ox.=1000Å，（d）SPM-M2,ox.=3500Å 86 圖4-8 拉伸強度比較圖………………………………………… 87 圖4-9 刀刃插入晶圓對之連續IR Photography觀察………… (a) 0秒，（b）60秒，（c）120秒，（d）180秒，（e）240秒，（f）300秒，（g）360秒，（h）420秒，（i）450秒。 88 圖4-10 刀刃法中裂口長度對刀刃插入時間之關係圖………… 89 圖4-11 刀刃法量測表面能強度分佈圖………………………… 89 圖4-12 (a)親水性界面低溫結合示意圖………………………… (b)親水性界面高溫接合示意圖 90 圖4-13 (a)斥水性界面低溫接合示意圖………………………… (b)斥水性界面高溫接合示意圖 90 圖4-14 700℃熱處理，刀刃法裂口長度對刀刃插入時間關係圖，(a)第一次插刀，（b）第二次插刀…………………… 91 圖4-15 700℃熱處理前後IR觀察圖…………………………… （a）第一次熱處理前，（b）第一次熱處理後，（c）第二次熱處理前，（d）第二次熱處理後 92 圖4-16 900℃熱處理，刀刃法裂口長度對刀刃插入時間關係圖，（a）第一刀插刀，（b）第二刀插刀，（c）第三刀插刀………………………………………………………… 93 圖4-17 900℃熱處理前後IR觀察圖…………………………… （a）第一次熱處理前，（b）第一次熱處理後，（c）第二次熱處理前，（d）第二次熱處理後 94 圖4-18 1000℃熱處理，刀刃法裂口長度對刀刃插入時間關係圖，（a）第一刀插刀，（b）第二刀插刀，（c）第三刀插刀………………………………………………………… 95 圖4-19 1000℃熱處理前後IR觀察圖…………………………… （a）第一次熱處理前，（b）第一次熱處理後，（c）第二次熱處理前，（d）第二次熱處理後 96 圖4-20 WB試片二次退火，應力-溫度關係圖…………………… (a)SPM-M1,ox.=1000Å， (b)SPM-M1,ox.=3500Å， (c)SPM-M2,ox.=1000Å ，(d)SPM-M2,ox.=3500Å。 97 圖4-21 WDB試片應力變化示意圖……………………………… （a）第一次退火後，（b）上層矽晶圓薄化後，（c）900℃第二次退火後，（d）第二次退火降為室溫後 98 圖4-22 MOSFET Id-Vg關係圖……………………………………… (a)P Bulk，(b)SPM-M1,ox.=1000Å，(c)SPM-M1,ox.=3500Å，（d）SPM-M2,ox.=1000Å，(e)SPM-M2,ox.=3500Å 99 圖4-23 各種MOSFET試片Id-Vg關係圖…………………………… 100 圖4-24 MOSFET漏電流示意圖…………………………………… （a）Bulk MOSFET，（b）SOI MOSFET 101 圖4-25 電子流通於MOSFET結構示意圖………………………… 102 圖4-26 方法一量得之MOSFET元件電容電壓關係圖…………… （a）P Bulk，（b）SPM-M1, ox.=1000Å，（c）SPM-M1,ox.=3500Å，（d）SPM-M2，ox.=1000Å，（e）SPM-M2,ox.=3500Å。 103 圖4-27 方法一量得到各種MOSFET元件電容與電壓關係圖…… 104 圖4-28 方法二量得之MOSFET元件電容電壓關係圖…………… （a）P Bulk，（b）SPM-M1, ox.=1000Å，（c）SPM-M1,ox.=3500Å，（d）SPM-M2，ox.=1000Å，（e）SPM-M2,ox.=3500Å。 105 圖4-29 以方法二量得到各種MOSFET元件電容與電壓關係圖… 106 圖4-30 電容示意圖……………………………………………… (a)電容存在閘極與源極間，(b)反轉層形成，電容消失 107 圖4-31 Schottky Barrier Diode 元件電流電壓關係圖……… (a)N+ Bulk，(b)SPM-M1, ox.=1000Å，(c)SPM-M1,ox.=3500Å，(d)SPM-M2， ox.=1000Å，(e)SPM-M2,ox.=3500Å 108 圖4-32 各蕭特基元件電流電壓關係圖………………………… 109 圖4-33 金屬半導體接面存在表面能態………………………… (a)Φ0與費米能階未達平衡，(b）Φ0與費米能階達平衡 110 圖4-34 氧化層存在於金屬半導體接面之能階示意圖………… (a)厚氧化層，（b）薄氧化層 110

    參考文獻
    1. 1. Jan Haisma and G.A.C.M. Spierings, “Contact bonding, including direct-bonding in a historical and recent context of materials science and technology, physics and chemistry. Historical review in a broader scope and comparative outlook”, Materials Science and Engineering , R37, p.1~60, (2000).
    2. Martin A. Schmidt, “Wafer-to-Wafer Bonding for Microstructure Formation”, Proceedings of the IEEE, 86. No.8, p.1575, (1998).
    3. James B. Kuo and Ker-Wei Su, CMOS VLSI ENGINEERING:Silicon-on-Insulator (SOI), Kluwer Academic Publishers, p.1~11, (1998).
    4. Andreas Plößl and Gertrud Kräuter, “Wafer Direct Bonding : tailoring adhesion between brittle materials”, Materials Science and Engineering, R25, p.1~88, (1999).
    5. V.P.Popov, I.V.Antonova, A.A.Frantsuzov, “DeleCut: Producing High-Quality SOI Structures by Hydrogen Ion Implantation”, Russian Microelectronics, 31, p.232, (2002).
    6. Niclas Keskitalo, Stefan Tiensuu, Anders Hallen, “Characterization of hydrophobic bonded silicon wafers”, Nuclear Instruments and Methods in Physics Reserch B, 186, p.66, (2002).
    7. T. R. Chung, L. Yang, N. Hosoda, B. Takagi, T. Suga, “Wafer direct bonding of compound semiconductors and silicon at room temperature by the surface activated bonding method”, Appl. Surf. Sci., 117-118, p. 808, (1997).
    8. T. R. Chung, L. Yang, N. Hosoda, T. Suga, “Room temperature GaAs-Si and InP-Si wafer direct bonding by the surface activated bonding method”, Nucl. Instrum. Methods Phys. Res. B, Beam Interact. Mater. At., 121, p. 203, (1997).
    9. F. A. Kish, F. M. Steranka, D.C. DeFevere, D. A. Vanderwater, K. G. Park, C. P. Kuo, T. D. Osentowski, M. J. Peanasky, J. G. Yu, R. M. Fletcher, D. A. Steigerwald, M. G. Craford, V. M. Robbins, “Very high-efficiency semiconductor wafer-bonded transparent-substrate (AlxGa1–x)0.5In0.5P/GaP light-emitting diodes”, Appl. Phys. Lett., 64, p.2839, (1994).
    10. J. H. Wang, M. S. Jin, V. H. Ozguz, S. H. Lee, “N-channel metal-oxide-semiconductor transistors fabricated in a silicon film bonded onto sapphire”, Appl. Phys. Lett., 64, p. 724, (1994).
    11. K. Eda, M. Sugimoto, Y. Tomita, “Direct heterobonding of lithium niobate onto lithium tantalite”, Appl. Phys. Lett., 66, p.827, (1995).
    12. Marin Alexe, Gerhard Kästner, Dietrich Hesse, and Ulrich Gösele, “Ferroelectric-semiconductor heterostructures obtained by direct wafer bonding”, Appl. Phys. Lett., 70, p.3416, (1997).
    13. Q. –Y. Tong, R. Gafiteanu, U. M. Gösele, “Reversible Silicon Wafer Bonding for Surface Protection : Water-Enhanced Debonding”, J. Electrochem. Soc., 139, L.101 (1992).
    14. R.G.Horn, J. Am. Ceram. Soc., 73, p.1117, (1990).
    15. K.-T.Wan, D.T.Amith, B.R.Lawn, J. Am. Ceram. Soc., 75, p.667, (1992).
    16. J. B. Lasky, S.R. Stiffler, F. R. White, and J. R. Abernathey, IEDM Tech. Dig., p. 648 (IEEE, New York, 1985).
    17. J. B. Lasky, “Reversible Silicon Wafer Bonding for Surface Protection : Water-Enhanced Debonding”, Appl. Phys. Lett., 48, p.78, (1986).
    18. M. Shimbo, K. Furukawa, K. Furuda, K. Tanzawa, “silicon-to-silicon direct bonding method”, J. Appl. Phys., 60(8), p.2987, (1986).
    19. Q. –Y. Tong, X. -L. Xu, and H. Shen, “Diffusion and oxide viscous flow mechanism in SDB process and silicon wafer rapid thermal bonding”, Electronics Letters, 26, p.697, (1990).
    20. K. –Y. Ahn, R. Stengl, T. Y. Tan, U. Gösele, “Stability of interfacial oxide layers during silicon wafer bonding”, J. Appl. Phys., 65, p.561, (1989).
    21. H. Takagi, R. Maeda, T. R. Chung, and T. Suga, “Low-temperature direct bonding of silicon and silicon dioxide by surface activation method”, Sensors and Actuators, Sensors and Actuators, A70, p.164, (1998).
    22. Q.-Y. Tong, U.Gösele, John Wiley & Sons, Inc. Publishers, p.178, (1999).
    23. T. Iida, T. Itoh, D. Noguchi, Y. Takano, “Residual lattice strain in thin silicon-on-insulator bonded wafers: Thermal behavior and formation mechanisms”, J. Appl. Phys., 87, p.675-681, (2000).
    24. James B. Kuo, Ker-Wei Su, CMOS VLSI ENGINEERING Silicon-on-insulator, p.121-131, (1998).
    25. W.P. Masara, G. Goetz, A. Caviglia, and J.B. McKitterick, “Bonding of silicon wafers for silicon-on-insulator”, J. Appl. Phys., 64(10), p.4943-4950, (1988).
    26. E. Kobeda, E.A. Irene,“A measurement of intrinsic SiO2 film stress resulting from low temperature thermal oxidation of Si”, J. Vac. Sci. Technol., B4(3), p.720-722, (1986).
    27. Kiyoshi Mitani, Diego Feijoo, Giho Cha and Uirich Gösele, “A new evaluation method of silicon wafer direct bonding interfaces and bonding strength by KOH etching”, Jpn. J. App. Phys., 31, p.969, (1992).
    28. 賴欣怡, 國立清華大學清材料所碩士論文, “晶圓直接接合製成物理及化學機制討論”, 民國九十二年六月
    29. B. K. Ju, Y. H. Lee, K. H. Tchah, and M. H. Oh , “On the anisotropically etched bonding interface of directly bonded (100) silicon wafer pairs”, Microeletronics Journal, 142, p.547, (1995).
    30. H. Camon, and Z. Moktadir, “Simulation of silicon etching with KOH”, J. Electrochem. Soc., 28, p. 509, (1997).
    31. T. Suni, K. Henttinen, I. Suni, and J. Mäkinen, “Effects of Plasma Activation on Hydrophilic Bonding of Si and SiO2”, J. Electrochem. Soc., 149(6), p.G348-G351, (2002).
    32. Johann Steinkirchner, Torsten Martini, Manfred Reiche, Gerhard Kästner, and Ulrich Gösele, “Silicon Wafer Bonding via Designed Monolayers”, Adv. Mater. 7, p.662-665, (1995).
    33. M. Wiegand, M. Reiche, U. Gosele, K. Gutjahr, D. Stolze, R. Longwitz, E. Hiller , “ Wafer bonding of silicon wafers covered with various surface layers”, Sensors and Actuators A, 86, p91, (2000).
    34. E.P. EerNisse,“Viscous flow of thermal SiO2”, Appl. Phys. Lett., 7(6), p.290-293, (1997).
    35. E.P. EerNisse, G.F. Derbenwick,“Viscous Shear Flow Model For MOS Device Radiation Sensitivity”, IEEE Transactions on Nuclear Science, NS-23(6), p.1534-1539, (1976).
    36. Q.-Y. Tong, U.Gösele,“Semiconductor Wafer Bonding Science and Technology”, John Wiley & Sons, Inc. Publishers, p.138, (1999).
    37. E.H.Rhoderick, and R.H.Williams, “Metal-Semiconductor contacts” 2nd, Oxford Science Publications, p.11, (1988).

    無法下載圖示 全文公開日期 本全文未授權公開 (校內網路)
    全文公開日期 本全文未授權公開 (校外網路)

    QR CODE