在即時處理的系統中，取樣頻率通常隨著應用的不同有很大的變化。例如
在語音信號處裡及通訊上須要較小的取樣頻率，而在聲納及雷達影像信號

處理的應用上則須要較大的取樣頻率。對於不同的取樣頻率，我們在硬體

的製作上，通常須要採取不同的運算方式。在某些數位信號處理的應用上

，數元串行的架構無法達到速度上的需求，且數元並行的方式又因耗費太

多的硬體，無法適用。而數元組串行的方式，因採取折衷的方式，它將每

一個資料字元先分成幾個數元組，然後在每一個時脈週期皆只處理一個數

元組。對於不同的設計，只要我們適當的選擇數元組的大小，便能在速度

及面積的考量上，皆能符合需求。 在本論文中，我們首先依據數元組串

行方式和心脈式陣列觀念，發展一新型乘法器架構。此架構具有百分之百

的使用效率，且其生產率可達到每 B/W個時脈週期，一個乘法輸出，在

此 B代表字元長度，W 表示數元組的大小。此外，本乘法器具有相當簡單

而且規則的控制電路，且它採取單向的資料流，適合容錯設計的製作。 @

並基於此乘法器架構，將其應用在內積運算，FIR 濾波電路及延遲式

LMS適應性FIR 濾波電路的設計。在此我們所設計的架構不但具有很高的

生產率，且具有模組化，規則化及高度平行處裡的特性。因此適用於超大

型積體電路的製作。