高介電係數閘極電晶體元件之通道熱載子引發界面缺陷及氧化層電荷研究

簡易檢索 / 詳目顯示

回結果列表

研究生：	張肇樺 Chao-hua Chang
論文名稱：	高介電係數閘極電晶體元件之通道熱載子引發界面缺陷及氧化層電荷研究 Determination of Channel-Hot-Carrier Induced Interface Traps and Oxide Charge in MOSFET’s With High-K Gate Dielectric
指導教授：	張廖貴術教授 Kuei-Shu Chang-Liao
口試委員:
學位類別：	碩士 Master
系所名稱：	原子科學院 - 工程與系統科學系 Department of Engineering and System Science
論文出版年：	2005
畢業學年度：	93
語文別：	中文
論文頁數：	117
中文關鍵詞：	電荷汲引技術、次臨界技術、界面陷阱密度
外文關鍵詞：	Charge pumping, Sub-threshold, interface trap density
相關次數：	點閱：2 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

半導體產業，隨著Moor定律元件不斷的縮小化，從次微米尺寸邁入深次微米的境界，然而隨著閘極氧化層的不斷變薄，薄氧化層長時間可靠性就成為元件操作特性上的主要議題。隨著高介電係數材料漸漸取代二氧化矽作為MOS元件閘極介電層，施加電應力後對於電特性及界面陷阱密度之影響，是值得被探討的問題，利用一些新的方法如次臨界的技術與電荷汲引的方法作為萃取界面陷阱密度對應能帶的分佈的一個工具，為了更確定我們所萃取的的結果是否正確，著重於方法上比較和驗證。另外對於電荷分離法部分，使用在高介電係數(High K)閘極介電層的電晶體時候，會造成電荷分離法無法應用，因為在做切線的時候會有交叉現象，對於氧化層電荷ΔVnot以及界面陷阱電荷ΔVnit在結果萃取的時候會造成錯誤，透過次臨界與電荷汲引方法來修正。另外電漿蝕刻時導致充電效應之研究，我們將討論電漿蝕刻多晶矽閘極時的天線效應(antenna effect)，藉由天線結構來探討MOSFET元件閘極介電層受到電漿充電效應所引發傷害的現象。根據電荷汲引技術針對界面缺陷密度與能量的關係中的萃取
，會發現對於一般沒有天線效應的元件和具有天線結構的元件來說，所萃取出來的界面缺陷密度明顯是比較大，因此如何能夠找到適合的量測工具，用以分析氧化層缺陷對MOS元件的影響是絕對必要的。

                             總目錄
摘要.................................................    I
誌謝..................................................II
總目錄................................................Ⅲ
圖目錄.................................................V
第一章
緒論 _____________________________________________________________________
1.1  前言.....................................................1
1.2  高介電係數材料之簡介與選擇.....................................................1
1.3  HfOxNy.................................................3
1.4  研究概要.....................................................4
第二章
元件量測技術 ___________________________________________________________
2.1 簡介氧化層電荷和介面陷阱...........................6
2.2電荷汲引技術........................................9
    2.2.1 電荷汲引的方式與原理介紹.....................9
    2.2.2電荷汲引的電流量測裝置與設定..................12
    2.2.3單一接面電荷汲引量測..........................13
2.3電荷分離技術........................................17
2.3.1電荷分離技術的方式與原理..........................17
2.3.2 利用電荷分離量測電晶體受到電應力所造成損害.......18
2.4結論................................................20
第三章
電荷汲引技術與次臨界技術應用於金氧半電晶體的界面缺陷特性研究
3.1    前言..........................................33
3.2    次臨界技術應用於介面缺陷的估算 (方法一).......35
3.2.1原理的說明........................................35
3.2.2二氧化矽層於閘極界電層的界面缺陷密度的能量分佈....38
3.2.3 不同電應力條件所造成的介面特性損傷...............40
3.3    電荷汲引技術應用於介面缺陷的估算(方法二)......42
3.3.1前言介紹與量測程序................................42
3.3.2 裝置設定原理的說明...............................43
3.3.3界面缺陷密度量測技術應用於SiO2電晶體上............45
3.4 結論...............................................47

第四章
電荷汲引技術與次臨界技術間的差異性
4.1探討電荷汲引技術與次臨界技術間的差異性..............64
4.2頻率對於電荷汲引技術應用於界面缺陷時密度時的影響....67
4.3 電荷分離法與次臨界方法間相互驗證...................73
4.4電荷分離法應用於High-K MOS電晶體的改善..............76
4.5 結論...............................................78
第五章
High K MOS電晶體受熱載子及電漿效應影響之可靠度研究
5.1 研究緣由與目的.....................................91
     5.1.1  研究緣由...................................91
     5.1.2  研究目的...................................93
5.2電應力造成金氧半電晶體的介面缺陷特性研究............94
5.3 電漿充電效應之相關機制簡介.........................98
5.4  電漿效應在高介電係數HfOxNy閘極介電層上所造成的效應.99
5.5  結論.............................................102
第六章結論與建議
6.1  結論.............................................113
6.2  未來工作與建議...................................114
參考文獻____________________________________________________________

圖目錄
圖2.1   （a）NMOS電晶體內部之氧化層電荷以及界面陷阱的分佈位置；（b）通道熱載子注入所衍生的熱載子...................22
圖2.2   電荷汲引電流的由來概念圖........................23
圖2.3   針對MOS電晶體所發展出的數種電荷汲引電流量測方式.24
圖2.4   電荷汲引電流量測實驗裝置設定圖..................25
圖2.5  單一接面電荷汲引量測實驗裝置設定以及脈衝電壓Vh,Vb與側向Vt,Vfb分佈的關係圖....................................26
圖2.6  （a）利用電荷汲引技術量測不同的通道長度 (b)通道長度與電荷汲引電流間的關係....................................27
圖2.7  （a）利用電荷汲引技術量測不同的通道長度 (b)通道長度與電荷汲引電流間的關係....................................28
圖2.8  將電應力施加在MOS電晶體上受到氧化層電荷及界面陷阱電荷的影響，臨界電壓因此會有漂移的現象......................29
圖2.9  MOS電晶體在強反轉的時候造成電荷被受體陷阱給陷住時的能帶圖....................................................30
圖2.10  臨界電壓的漂移，所受到界面陷阱電荷、氧化層電荷的等因素的淨移動量給畫了出來..................................31
圖2.11  利用次臨界的技巧去計算出(a)界面陷阱電荷Nit(b)及氧化層電荷Not對於電應力時間的關係...........................32
圖3.1 MOS電晶體的基體施加偏壓後，透過定電流(汲極電流)找尋對應到表面電位ΨS，由汲極電流對上閘極電壓的關係............49
圖3.2由汲極電流與閘極電壓關係利用GM最大值的方法來定義臨界電壓Vt....................................................50
圖3.3 n-MOS電晶體的基體效應與臨界電壓漂移間的關係......................................................51
圖3.4 n-MOS電晶體次臨界斜率與基體偏壓和表面電位與間的相依關係......................................................52
圖3.5 利用次臨界的方法量測出界面缺陷的能量分佈......................................................53
圖3.6 n-MOS電晶體施加IGmax定應力前後，利用次臨界的方法量測界面缺陷在能量分佈差異性..................................54
圖3.7 n-MOS電晶體施加Isub,max定應力前後，利用次臨界的方法萃取界面缺陷在能量分佈....................................55
圖3.8 在不同的電應力條件下界面缺陷在能量分佈的比較......56
圖3.9 在閘極偏壓下電應力時間對於n-MOS電晶體的次臨界斜率所造成的影響................................................57
圖3.10 在不同閘極偏壓下對於n-MOS電晶體的次臨界斜率所造成的影響......................................................58
圖3.11 n-MOS電晶體施加Ig,max電應力時間，在界面缺陷上的能量分佈......................................................59
圖3.12電荷汲引技術的實驗裝置及設定......................60
圖3.13電荷汲引電流對於頻率響應的關係....................61
圖3.14固定下降延遲時間而改變上升延遲時間與電荷汲引電流關係......................................................62
圖3.15固定上升延遲時間而改變下降延遲時間與電荷汲引電流關係......................................................62
圖3.16電荷汲引方法，在二氧化矽為介電層的電晶體量測界面陷阱密度對於能量分佈的關係....................................63
圖4.1利用次臨界以及電荷汲引的方法應用在以HfOxNy為閘極介電層的電晶體，之界面缺陷密度與能量間的分佈關係..............81
圖4.2次臨界與電荷汲引的方法，應用在SiO2為閘極介電層的電晶體，且通道長度為1μm時，之界面缺陷密度對於能量分佈的關係.82
圖4.3次臨界與電荷汲引的方法應用在HfOxNy為閘極介電層的電晶體，且通道長度為1μm時，之界面缺陷密度對於能量分佈的關係.83
圖4.4在高頻與低頻時所量到的電荷汲引電流受到頻率f0的影響所受到的貢獻而有所不同其中包括了界面陷阱密度以及邊界陷阱的密度[19]....................................................84
圖4.5高頻和低頻時所量到的電荷汲引電流對上閘極電壓VB，而當中虛線的部分主要是受到輻射照射後所量到的結果[19]..........85
圖4.6針對二氧化矽的閘極介電層MOS電晶體施加Ｉg,max的電應力之後Log Id-Vg的漂移.......................................86
圖4.7利用次臨界的特性去估算出以二氧化矽為閘電極的電晶體界面缺陷密度對上能帶的關係..................................87
圖4.8針對高介電係數的閘極介電層MOS電晶體施加Ｉg,max的電應力之後Log Id-Vg的漂移.....................................88
圖4.9利用次臨界的特性去估算出以高介電係數為閘電極的電晶體界面缺陷密度對上能帶的關係................................89
圖4.10以高介電係數為閘電極的電晶體利用電荷汲引方法量測電應力前後的電流..............................................90
圖5.1利用電荷汲引方法針對High K MOS電晶體施加Ig,max電應力前後，電荷汲引電流與閘極基底電壓的關係...................103
圖5.2正規化的方式定義施加電應力時間增加，電荷汲引電流與閘極基底電壓的關係.........................................104
圖5.3平帶電壓與電應力時間關係經由正規化之後............105
圖5.4量測其電應力之前後High K MOS電晶體界面缺陷密度與能帶的關係...................................................106
圖5.5 (a)邊緣損害(b)再一次的邊緣損害(c)電應力損害是描述有關於元件從一開始的電漿製程到最後量測所給予的電應力條件，造成元件損害的一些機制.......................................107
圖5.6 MOS元件閘極之面積固定且天線邊長變化結構之光罩元件圖.....................................................108
圖5.7電荷汲引的方法分別量測具有不同天線結構與沒有天線結構的元件，之汲極電流與閘極基底電壓的關係...................109
圖5.8 MOS電晶體的閘極在固定其天線的面積，平帶電壓與不同的天線週長間的關係.........................................110
圖5.9電荷汲引方法，量測High K MOS電晶體固定面積之不同的天線週長下所得界面缺陷密度與能量分佈.......................111
圖5.10天線結構固定面積之周長（AL）改變與界面缺陷產生和轉導GM間的關係...............................................112

                                

參考文獻
[1] J. J. O’Dwyer, ”The Theory of Electrical Conduction and Breakdown in Solid Dielectrics”, Clarendon Press, 1973.
[2] M. Lenzlinger and E. H. Snow, “Fowler-Nordheim Tunneling into Thermally Grown SiO2, ” Journal of Applied Physics, January 1969, p.278.
[3] S. Tam, P. K. Ko, and C. Hu, “Lucky-Electron Model of Channel Hot-Electron Injection in MOSFET’s, ” IEEE Transaction on Electron Devices, Vol.31, September 1984, p.1116.
[4] N. Tsuji, N. Ajika, K. Yuzuriha, Y. Kunori, M. Hatanaka, and H. Miyoshi, ”New erase scheme for DINOR Flash Memory Enhancing Erase/Write Cycling Endurance Characetristics, ” Technical Digest of IEDM, 1994, p.53.
[5] T. P. Ma and P. V. Dressendorfer, “Ionizing Radiation Effects in MOS Devices and Circuits, ” John Wiley & Sons, 1989.
[6] E. H. Nicollian and J. R. Brews, “MOS Physics and Technology, ” John Wiley & Sons, 1982.
[7] K. F. Schuegraf and C. Hu, “Hole Injection SiO2 Breakdown Model for Very Low Voltage Lifetime Extrapolation, ” IEEE Transactions on Electron Devices, Vol.41, May 1994, p.761.
[8] K. R. Hoffman, C. Werner, and G. Dorda, “Hot- Electron and Hole-Emission Effects in Short N-Channel MOSFET’s,” IEEE Transactions on Electron Devices, Vol.32, 1985, p.691.
[9] P. Heremans, R. Bellens, G. Groeseneken, and H. E. Maes, “Consistent Model for the Hot-Carrier Degradation in N-Channel and P-Channel MOSFET’s, ” IEEE Transactions on Electron Devices, Vol.35, 1998, p.2194.
[10] K. T. San, and T. P. Ma, ”Determination of Trapped Oxide Charge in Flash EPROM’s and MOSFET’s with Thin Oxides, ” IEEE Electron Device Letters, Vol.13, August 1992, p.439.
[11] J. S. Bruglar and P. G. A. Jaspers, “Charge Pumping in MOS Devices, ” IEEE Transactions on Electron Devices, Vol.16, 1969, p.297.
[12] G. Groeseneken, H. E. Maes, N. Bertran, and R. F. De Keersmaecker, ”A Reliable Approach to Charge-Pumping Measurements in MOS Transistors, ” IEEE Transactions on Electron Devices, Vol.31, 1984, p.42.
[13] W. Chen, A. Balasinski, and T. P. Ma , ”Lateral profiling of oxide charge and interface traps near MOSFET junction,” IEEE Transactions on Electron Devices, Vol.40, January 1993, p.187.
[14] M. Tsuchiaki, H. Hara, T. Morimoto, and H. Iwai, “A new charge pumping method for determining the spatial distribution of hot-carrier-induced fixed charge in p-MOSFET’s, ” in IEEE Transactions on Electron Devices, Vol.40, Science, Vol. NS-31, No.6, 1984, p.1178.
[15] P. J. McWhorter, P. S. Winokur, “Simple Technique for Separating the Effects of Interface Traps and Trapped Oxide Charge in Metal-Oxide-Semiconductor Transistor,” Applied Physics Letters, January 1986, p.133.
[16] Dieter K. Schroder, “Semiconductor Material and Devices Characterization,” John Wiley & Sons,1998.
[17] Etsumasa Kameda ,Toshihiro Matsuda, Masahiro Yasuda , Takashi Ohzone“Interface state density in n-MOSFETs with Si-implanted gate oxide measured by subthreshold slope analysis Solid-State Electronics 43(1999 565-573)
[18]J.-P.Han,E.M.Vogel, E.P.Gusev, C.D’Emic, C.A.Richter, D.W.Heh, J.S.Suehle“Energy Distribution of Interface Traps in High-K Gated MOSFETs,”
[19] Boualem Djezzar, Abderrazak Smatti, and Slimance Oussalash“A New Oxide-trap Based on Charge-Pumping (OTCP)Ewtraction Method for Irrdaiated MOSFET Devices:Part Ⅱ(Low Frequencies),”IEEE Transtactcn on Nulear Science Vol ,51 NO 4 August 2004
[20] C. Ho, p.55, IEDM,1996.
[21] C. Gabriel, Solid State Tech. ,Vol 35, p.81 , 1992
[22] C. T. Gabriel, "J.Vac.Sci.Tech.B, Vol 9 , p370, 1993
[23] P. K. Aum, “Controlling Plasma Charge Damage in Advanced Semiconductor Manufacturing-Challenge of Small Featrue Size Device,Large Chip Size, and Large Wafer Size” IEEE ED, Vol. 45, p.722, 1998.
[24] Pei-Jer Tzeng, Yi-Yuan Ian Chang, Chun-Che Yeh, Chih-Chiang Chen, Chien-Hung Liu, Mu-Yi Liu, Bone-Fong Wu, and Kuei-shu Chang-Liao“Plasma-Charging Effects on Submicron MOS Devices”IEEE Transactions on Electron Devices,Vol 49, No.7.July 2002
[25] Pei-Jer Tzeng, Yi-Yuan Chang, and Kuei-shu Chang-Liao,Member,IEEE “Plasma Charging Damage on MOS Devices with Gate Insulator of High-Dielectric Constant Materia ”
[26] D. Park, 2th International Symposium on Plasma Process-Induced Damage, p.15, 1997
[27] S. A. Bell, J.Electrochemical Society, p.29, 1992.
[28] J. P. McVittie, 1st International Symp. On Plasma Process Induced Damage, p.7, 1996.
[29] J. King, “Effect of Low and High Temperature Anneal on Process-Induce Damage of Gate Oxide” IEEE EDL p.475, 1994
[30] Sychyi Fang and James P. McVittie“Model For oxide damage from gate charging during magnetron ethcing” APL, Vol.62,No.13, p.1507, 1993.
[31]Koichi Hashimoto“Charge Damage caused by Electron Shading Effect” , JJAP, Vol.33, p.6013, 1994.
[32] T. Brozek, “1st International Symp. on Plasma Process Induced Damage”, p.81,
1996
[33]Boualem Djezzar, Abderrazak Smatti, and Slimance Oussalash“A New Oxide-trap Based on Charge-Pumping (OTCP)Ewtraction Method for Irrdaiated MOSFET Devices:Part Ⅱ(High Frequencies),”IEEE Transtactcn on Nulear Science Vol ,51 NO 4 August 2004
[34] H.H.Li,Y.L.Chu.and C.Y.Wu“A novel charge pumping method for extraction the lateral distrivutions of interface traps and effective oxide charge densities in MOSFET devices”IEEE trans .Electron Devices vol.44,pp.782-791,May1997
[35] D.M.Fleetwood, “Border traps in MOS devices” Vol.39,pp269-271,Apr.1992
[36]Boualem Djezzar, S.Oussalash, andA. Smatti“A New Oxide-trap Based on Charge-Pumping (OTCP)Ewtraction Method for Irrdaiated MOSFET Devices:Part I(High Frequencies),”IEEE Transtactcn on Nulear Science Vol ,51 pp.1724-1731 August 2004
[37] D.M.Fleetwood,M.R.Shaneyfelt,W.L.Warren,J.R.Schwank,T.L.Meisenhemer,and P.S.Winkur, “Bordr traps:Issues for MOS radiation response and long-term reliability,”Microelectron.Reliab,vol.34 pp.403-428,1995
[38]Paul Heremans “Analysis of the Charge Pumping Technique and Its application for the Evaluation of MOSFET Degradation” IEEE Transactions on Flectron Devices Vol.36 .No 7. July 1999

全文公開日期本全文未授權公開 (校內網路)
全文公開日期本全文未授權公開 (校外網路)

簡易檢索 / 詳目顯示

相關論文