電荷藕合元件的高度發展，雜訊之降低早已成為關鍵所在。本文的目的即在測量埋層
電荷藉合元件（BCCD）雜訊，以作為往後理論分析之依據。這裡，我們使用了波形頻

譜分析儀和示波器來存取雜訊的功率頻譜函數與波形相關資料。依先後改變信號量，

波形擺幅以及脈波頻率來測量雜訊，包括了輸入雜訊，傳輸雜訊，重置雜訊以及放大

輸出器雜訊。

我們利用電位差（Voltage difference）注入載子於線性操作電荷藕合元件，在小信

號注入而位井尚未填滿時，逐漸增加信號量，來比較信號量的大小對雜訊的影響。然

而，電荷藕合元件有它的載子容量，當信號增加至足以受介面狀態（interface stat

-es ）影響時，埋層電荷藕合元件（BCCD）便變成了表面操作之電荷藕合元件（SCCD

）。此時，雜訊型態已完全改變。在本文內我們所探討的雜訊頻率分佈範圍，根據NY

-QUIST LIMITS 理論，僅考慮O-fc╱２之間，其中fc為操作時之脈波頻率（Clock Fr

-equency）。

另外，我們亦發現：電容增益比隨著信號量的遞增而改變，尤其在大信號注入時變化

最劇，此現象為輸出端飽合所致，根據測量，內部雜訊約４*E２，即信號量須大於內

部雜訊方能識別之。