摘要………………………I 致謝辭……………………Ⅱ 目錄 ……………………Ⅲ 表目錄……………………Ⅶ 圖目錄……………………Ⅷ 第一章 緒論 1.1 背景說明……………1 1.2 研究動機……………2 1.3 文獻回顧……………5 1.4 論文架構……………6 第二章 光碟機系統描述 2.1 實驗系統架構…………………………………………8 2.3多重取樣速率(multi-sampling-rate)相位落後-領先控制器 基本架構介紹：………………………………………12 2.4光碟機測試平台(test bench)介紹…………………14 2.4.1 機構本體 ………………………………………14 2.4.2 電路板組件(PCBA) ……………………………14 2.4.3 晶片外之電路規劃 ……………………………15 第三章 伺服控制晶片設計 3.1 短程尋軌伺服晶片之實現方法…………………………………17 3.1.1 速度命令曲線( Velocity Profile )之建立方式………17 3.1.2 速度估測之原理……………………………………………19 3.1.3 多重取樣速率相位落後-領先控制器 ……………………20 3.2 數位電路設計及模組化…………………………………………22 3.2.1 速度估測器電路……………………………………………23 3.2.2 速度誤差產生器電路………………………………………24 3.2.3 跨軌信號計數器電路………………………………………24 3.2.4 多重取樣速率(multi-sampling-rate)相位落後-領先 控制器電路 …………………………………………………30 3.2.5 控制量產生器電路…………………………………………34 3.2.6 隨機存取記憶體電路………………………………………35 3.3 視覺化操控視窗程式介紹………………………………………37 3.4 控制韌體之流程…………………………………………………39 第四章 循軌伺服迴路增益調校(Calibration of tracking-servo loop gain)之介紹 4.1 問題描述…………………………………………………………41 4.2 循軌伺服迴路增益調校法則介紹………………………………41 4.2.1 使用遲滯元件之調校法則…………………………………42 4.2.2 使用相位落後量之調校法則………………………………47 第五章 實驗結果 5.1 短程尋軌之實驗結果……………………………………………50 5.1.1 徑向偏擺(Radial runout)之量測 ………………………50 5.1.2 短程尋軌之位置控制與速度估測實驗結果………………51 5.1.3 控制器參數值之敏感度分析………………………………53 5.2 循軌伺服迴路增益調校之實驗結果……………………………56 5.2.1 實驗設備介紹………………………………………………56 5.2.2 循軌伺服迴路增益調校定性之實驗結果…………………56 5.2.3 循軌伺服迴路增益調校之參數設定與測試結果…………63 第六章 結論與未來發展之建議 6.1 本文貢獻…………………………………………………………71 6.2 未來發展之建議…………………………………………………72 參考文獻 ……………………………………………………………73 附錄 A. 數位轉類比電路圖………………………………………………74 B. 低通濾波器電路圖………………………………………………75 C. 外接SRAM電路圖…………………………………………………76 D. ALTERA MAX+PLUSII軟體簡介 …………………………………77 E. ALTERA FLEX 10K-100晶片輸出入腳位規劃及實驗板 ………79