簡易檢索 / 詳目顯示

回結果列表
研究生： 李智豪
Lee, Chih-Hao
論文名稱： 二階管線化迴圈式類比數位轉換器之研究
指導教授： 周懷樸
Chou, Hwai-Pwu
口試委員:
學位類別： 碩士
Master
系所名稱： 原子科學院 - 工程與系統科學系
Department of Engineering and System Science
論文出版年： 2009
畢業學年度： 97
語文別： 中文
論文頁數： 83
中文關鍵詞： 迴圈式類比數位轉換器 、管線化
外文關鍵詞： cyclic ADC, pipeline
相關次數： 點閱：3  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 本論文實現一個用於輻射偵檢器中的二階迴圈式類比數位轉換器，並且使用一些方法更有效的節省功率消耗與晶片面積以及改善電容不匹配所造成的非線性誤差，使用兩級處理電路之運算放大器共用，可以減少晶片面積與功率消耗，以及運用與電容比值無關的處理電路，可改善因電容不匹配所造成的非線性現象，電路設計使用TSMC 0.35μm 2P4M製程技術，實現一個10位元迴圈式類比數位轉換器，操作頻率為10MHz，取樣頻率為2MHz，模擬分析結果顯示微分非線性誤差在±0.5LSB之內，積分非線性誤差最大為0.8LSB，電容不匹配情形超過1%，將產生漏碼現象，可運用與電容比值無關的處理電路改善，但會提高功率以及減少轉換速度，晶片面積為1.0*1.2mm2，3V的供應電壓，功率消耗約為21mW。

    摘要…………………………………………………………………Ι 目錄…………………………………………………………………Ⅱ 圖目錄………………………………………………………………Ⅵ 表目錄……………………………………………………………ⅩⅠ 第一章 緒論……………………………………………………1 1.1 前言……………………………………………………………1 1.2動機…………………………………………………………2 第二章 文獻回顧………………………………………………5 2.1 管線化架構……………....…..…………………………5 2.2 管線式類比數位轉換器之數位誤差修正…………………6 2.3 迴圈式類比數位轉換器………………………………………11 2.4 分析管線回□式類比數位轉換器之誤差……………………12 第三章 迴□式類比數位轉換器之電路設……………………15 3.1系統架構簡介與時脈控制……………………………………15 3.2取樣開關與電容考量……………………………………………17 3.2.1 通道電荷注入………………………………19 3.2.2 時脈饋入………………………………………20 3.2.3 熱雜訊…………………………………………21 3.3 取樣保持電路………………………………………………21 3.3.1精確度考量……………………………………24 3.3.2 速度考量………………………………………25 3.4. 1.5位元處理電路…………………………………………26 3.4.1 子類比數位轉換器…………………………………27 3.4.2 殘值處理電路…………………………………………29 3.5 運算放大器…………………………………………………38 3.5.1 運算放大器架構……………………………38 3.5.2 共模回授電路………………………………40 3.5.3 偏壓電路……………………………………42 3.6 比較器………………………………………………………43 3.7 控制電路……………………………………………………44 3.8 暫存器與數位修正電路……………………………………47 3.9 時脈產生器…………………………………………………50 第四章 電路模擬結果與分析…………………………………………51 4.1 運算放大器模擬結果………………………………………51 4.2 比較器模擬結果…………………………………………53 4.3 取樣開關模擬………………………………………………53 4.4 取樣保持電路模擬結果……………………………………54 4.5 殘值處理電路模擬…………………………………………56 4.5.1 運算放大器共用架構電路模擬………………………56 4.5.2 與比值無關殘值處理電路模擬…………………………57 4.6 數位電路模擬………………………………………………59 4.6.1 暫存器模擬結果…………………………………………59 4.6.2 迴圈控制電路模擬結果…………………………………60 4.7 二階管線化回圈式類比數位轉換器模擬結果.........61 第五章 電路佈局與量測規劃…………………………………………65 5.1 電路佈局考量………………………………………………..65 5.2 電路佈局與後模擬…………………………………………...68 5.2.1 運算放大器佈局…………………………………………68 5.2.2 比較器與SubADC佈局……………………………………70 5.2.3 取樣保持電路佈局………………………………………...72 5.2.4 共享運算放大器之兩級處理電路佈局…………………...74 5.2.5 暫存器陣列與誤差修正電路佈局………………………...75 5.2.6 迴圈控制電路與時脈產生器佈局………………………...76 5.2.7 完整ADC電路佈局………………………………………..77 5.3 量測環境規劃…………………………………………………78 第六章 結論與建議……………………………………………………80 參考文獻…………………………………………………………82

    參考文獻
    1.E.G. Soenen and R.L. Geiger, “Analog and Digital Signal Processinwg,” IEEE Transactions on Circuits and Systems II, Vol. 42 , pp. 143-153, 1995
    2.D. W. Cline and P. R. Gray, “A Power Optimized 13-b 5 Ms/s Pipelined ADC,” IEEE Journal of Solid-State Circuits, Vol. 31, pp. 294-303, 1996
    3.S. H. Lewis, “Optimizing the Stage Resolution in Pipelined, Analog-to-Digital Converters for Video-Rate Applications,” IEEE Transactions on Analog and digital Signal Processing Circuit and Systems II, Vol. 39, pp. 516-523, 1992
    4.A. Kitagawa, M. Kokubo, T. Tsukada, T. Tsukada and T. Imaizumi, “A 10b 3Msample/s CMOS Cyclic ADC,” Int. Solid State Circuit Conf. (ISSCC), pp. 280-281, 1995
    5.Y. M. Lin, B. Kim and P. R. Gray, “A 13-b 2.5MHz Self-Calibrated Pipelined A/D Converter in 3-um CMOS,” IEEE Journal of Solid-State Circuit, Vol. 26, pp. 628-636, 1991
    6.A. M. Abo and P. R. Gray, “A 1.5-V 10-bit 14.3-MS/s CMOS Pipeline Analog-to-Digital Converter,” IEEE Journal of Solid-State Circuits, Vol. 34, pp. 599-606, 1999
    7.B. Razavi, “Design of Analog CMOS Integrated Circuits,” McGraw-Hill Companies Inc., 2001
    8.黃善君, “10位元10MHz導管式類比數位轉換器數位校正方法之研製,”NTU 2001 碩士論文
    9.Rudy J. van de and Plassche, “CMOS Integrate Analog-to-Digital and Digital-to-Analog Converters,” Kluwer Academic Publishers, 2003
    10.M. Keramat and Z. Tao, “A Capacitor Mismatch and Gain Insensitive 1.5-bit/Stage Pipelined A/D Converter,” 43rd IEEE Midwest Symp. On Circuit and systems, Vol.1, pp. 48-51, 2000
    11.M. Gustavsson, J. J. Wikner and N. Nick Tan, “CMOS Data Convertor for Communications,” Kluwer Academic Publishers, 2000
    12.P. R. Gray, P. J. Hurst, S. H. Lewis and Robert G. Meyer, “Analysis and Design of Analog Integrated Circuits,” John Wiley & Sons, Inc., 2001
    13.R. Gregorian, “Introduction to CMOS OP-amps and Comparators,” John Wiley & Sons Inc., 1999
    14.L. Sumanen, M. Walyari and K. Halonen, “A Mismatch Insensitive CMOS Dynamic Comparator for Pipeline A/D Converters,” 7th IEEE International Conference on Circuit and System, Vol.1, pp. 32-35, 2000
    15.Daniel D. Gajski, “Principles of Digital Design,” Prentice-Hall, Inc., 1996

    無法下載圖示 全文公開日期 本全文未授權公開 (校內網路)
    全文公開日期 本全文未授權公開 (校外網路)

    QR CODE