Design of a Real-Time Bus Tracer for OCP-Based Systems｜國立清華大學博碩士論文庫

簡易檢索 / 詳目顯示

回結果列表

研究生：	林郁珊
論文名稱：	Design of a Real-Time Bus Tracer for OCP-Based Systems 開放式核心協定之系統即時匯流排追蹤器設計
指導教授：	黃稚存
口試委員:	黃俊達劉靖家
學位類別：	碩士 Master
系所名稱：	電機資訊學院 - 資訊工程學系 Computer Science
論文出版年：	2012
畢業學年度：	100
語文別：	英文
論文頁數：	55
中文關鍵詞：	開放式核心協定、追蹤器、匯流排
相關次數：	點閱：2 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

　　由於高性能、低成本以及產品上市時間的需求，系統晶片 (SoC) 的設計越來越複雜。因此面對複雜性與日俱增的晶片設計，系統晶片的除錯也越來越困難。在矽前製程 (pre-silicon) 與矽後製成 (post-silicon) 的除錯設計 (Design for Debug) 上挑戰性也越來越高。
　　由於高效能及製造成本較低的特性，越來越多的系統在資料的溝通交易使用開放式核心協定 (OCP) 做規範。在本篇論文中，我們提出了應用在開放式核心協定之系統晶片上的可設定即時匯流排追蹤器。此匯流排追蹤器會即時的追蹤資料，且偵測特殊的可設定觸發事件；他可以透過聯合測試工作組 (JTAG) 來監控匯流排訊號，接著以不干擾整個系統運作的方式追蹤匯流排上的訊號。針對 OCP 的特性，我們提出了特殊的觸發事件，包含資料交談偵測、線程偵測以及失序偵測。除此之外，根據不同的匯流排訊號類型，我們使用不同的方式壓縮這些訊號。舉例來說，壓縮位址訊號是使用應差壓縮方法，而資料交易順序也是由應差壓縮方式來壓縮的；此外，資料訊號是應用多重輸入簽章暫存器 (MISR) 作壓縮；以及控制訊號是由字典壓縮作壓縮的。
　　在實驗結果中，我們根據 OCP 的特性，使用不同的觸發條件來追蹤資料。不同類型的壓縮方法其壓縮率在位址 (Address) 可達 94.61%；交易的順序 (Ordering) 可達85.83%；以及資料 (Data) 可至 99.53%。除此之外，我們將控制訊號分成 CTRL0 以及 CTRL1，他們的壓縮率分別為 93.5% 和 93.81%。並且，我們使用 TSMC 0.13µm 製成在 100MHz 執行我們的追蹤器，且分析硬體架構來大大改善其面積，而追蹤器佔了整個處理單元 (Processing Element
) 面積的 18%。

Introduction 1
1 Introduction to Bus Tracing and Debugging of SoC . . . . . . . . . . . . . . 1
2 The Challenge of Existing SoC Bus Tracer . . . . . . . . . . . . . . . . . . . 3
3 Motivation and Contribution . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
4 Thesis Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Previous Work 6
1 Open Core Protocal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2 Processing Element Platform . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
3 OCP Transactions of Processing Element . . . . . . . . . . . . . . . . . . . 15
Architecture of OCP Bus Tracer and Implementation 16
1 OCP Bus Tracer Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2 Trace Control Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.1 Trace Window and Timestamp . . . . . . . . . . . . . . . . . . . . . 23
2.2 JTAG Test Access Port and Conguration Register . . . . . . . . . . 28
3 Compression Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
3.1 Dierential Compression . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.2 Dictionary Compression . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.3 MISR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
4 Packeting Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
5 Aligning Unit and Multi-Port FIFO . . . . . . . . . . . . . . . . . . . . . . . 40
Bus Tracer Implementation and Experiment Result 42
1 Bus Tracer Implement and Benchmarks Analyze . . . . . . . . . . . . . . . . 42
2 Compression ratio analyze . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3 Hardware Cost Analyze . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.1 The Buer Size of Aligning Unit . . . . . . . . . . . . . . . . . . . . . 49
3.2 The FIFO Size and Trace Port of Multi-Port FIFO . . . . . . . . . . 50
3.3 The Synthesis Result of OCP Bus Tracer and PE . . . . . . . . . . . 50
Conclusion and Future Work 52
1 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
2 Future work . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
                                

[1] DAFCA, \On-chip, at-speed, debug and DFT support for OCP-based SoC's," in Proc.
Design, Automation, and Test in Europ (DATE), 2006.
[2] Chin-Yao Chang, Yi-Jiun Chang, Kuen-Jong Lee, Jen-Chieh Yeh, Shih-Yin Lin, and
Jui-Liang Ma, \Design of on-chip bus with OCP interface," in Proc. VLSI Design
Automation and Test (VLSI-DAT), Apr. 2010.
[3] Fu-Ching Yang, Yi-Ting Lin, Chung-Fu Kao, and Ing-Jer Huang, \An on-chip AHB bus
tracer with real-time compression and dynamic multiresolution supports for SoC," in
Proc. IEEE Trans. Very Large Scale Integration (VLSI) Systems, vol. 19, pp. 571-584,
2011.
[4] OCP International Partnership, Open Core Protocol Specication.
[5] Fu-Ching Yang, Cheng-Lung Chiang, and Ing-Jer Huang, \A reverse-encoding-based
on-chip bus tracer for ecient circular-buer utilization," in Proc. IEEE Trans. Very
Large Scale Integration (VLSI) Systems, vol. 18, no. 5, May 2010.
[6] M.H. Neishaburi, Zilic Zilic, \Debug aware AXI-based network interface," in Proc. IEEE
International Symposium Defect and Fault Tolerance in VLSI and Nanotechnology Sys-
tems (DFT), Oct. 2011.
[7] Matthew R. Guthaus, Jerey S. Ringenberg, Dan Ernst, Todd M. Austin, Trevor
Mudge, and Richard B. Brown, \MiBench: A free, commercially representative em-bedded benchmark suite" in Proc. IEEE 4th Annual Workshop on Workload Charac-
terization, Dec. 2001.
[8] Shan Tang, Qiang Xu, \In-band cross-trigger event transmission for transaction-based
debug," in Proc. Design, Automation, and Test in Europ (DATE), Mar. 2008.
[9] Silicore OpenCores, \Wishbone, revision b.3 specication",
http://cdn.opencores.org/downloads/wbspec b3.pdf, July 2002.
[10] Damjan Lampret and Julius Baxter, \Openrisc 1200 ip core specication rev 0.11",
http://opencores.org/or1k/Main Page, Jan. 2011.
[11] Damjan Lampret, Chen-Min Chen, Marko Mlinar, Johan Rydberg, Matan Aiv-Av,
Chris Ziomkowski, Greg McGary, Bob Gardner, Rohit Mathur, and Maria Bolado,
\Openrisc 1000 architecture manual rev 1.3", http://opencores.org/or1k/Main Page,
May 2006.

全文公開日期本全文未授權公開 (校內網路)
全文公開日期本全文未授權公開 (校外網路)

簡易檢索 / 詳目顯示

相關論文