簡易檢索 / 詳目顯示

回結果列表
研究生： 連健宏
Lien, Chien-Hung
論文名稱： 不同合金比例及堆疊高介電層之金氧半電晶體之電特性研究
Electrical Characteristics for MOSFET with High-k of Various Alloys and Stacks
指導教授： 張廖貴術
Chang-Liao, Kuei-Shu
口試委員:
學位類別： 碩士
Master
系所名稱： 原子科學院 - 工程與系統科學系
Department of Engineering and System Science
論文出版年： 2008
畢業學年度： 97
語文別： 中文
論文頁數： 110
中文關鍵詞： MOSFET 、high-k dielectric 、metal gate 、HfAlO alloy
相關次數： 點閱：2  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 為了改善MOSFET的性能，元件的尺寸被要求越來越小，在未來CMOS技術中等效氧化層厚度(EOT)甚至被要求縮小到1.0 nm以下。然而，當二氧化矽縮小到1.5nm以下時穿隧電流變得相當顯著，導致有很大的汲極漏電流產生。High-k介電層可用來減少這個漏電流發生，因為較厚的介電層可以減少電子或電洞穿越閘極介電層的可能，使得穿隧電流可以被減少。
    第一部份我們在High-k dielectric與Si之間利用化學溶液來成長化學氧化層，使High-k dielectric與Si有較佳之界面特性。由實驗結果我們觀察到，使用75℃雙氧水成長化學氧化層之MOSFET元件，有著較好的電特性以及可靠度，顯示使用75℃雙氧水成長化學氧化層之元件有著較佳的界面特性。
    第二部份我們使用ALD機台沈積不同的high-k材料作為介電層，使其形成TaN/high-k dielectric/SiO2/Si的MOSFET元件。由實驗結果得知使用HfO2作為介電層之元件，有著較佳的電特性，其中載子遷移率最大可到110(cm2/V-s)，遠大於使用HfAlO作為介電層之元件。在可靠度方面，使用HfAlO(Hf:Al=1:1)作為介電層之元件經Stress後有著較小的臨界電壓漂移及最大轉導值退化比例，顯示摻雜Al至HfO2有助於提昇元件可靠度。
    第三部份我們利用不同Al比例之HfO2/HfAlO堆疊式結構來作為閘極介電層。由實驗結果發現使用HfO2/HfAlO(Hf:Al=3:1)作為介電層之元件有較大的飽和汲極電流、最大轉導值及載子遷移率。而使用HfO2/HfAlO(Hf:Al=1:1)之元件經Stress後有較佳的可靠度。而使用HfO2/ HfAlO堆疊式結構作為介電層較使用HfAlO作為單層介電層之元件有較好之電特性。

    目錄 摘要……………………………………………………………………..Ⅰ 致謝……………………………………………………………………..Ⅲ 目錄……………………………………………………………………..Ⅳ 圖目錄…………………………………………………………………..Ⅷ 表目錄………………………………………………………………..ⅩⅣ 第一章 序論…………………………………………………...1 1.1前言…………………………………………………………………...1 1.2高介電係數材料的選擇……………………………………………...2 1.3高介電係數材料所面臨的問題……………………………………...3 1.4高介電係數材料議題探討…………………………………………...4 1.4.1表面氧化層(Interface oxide)工程 ………………………….4 1.4.2原子層介電層沈積積研究…………………………………….5 1.4.3載子遷移率衰減…………………………………….................6 1.5論文架構……………………………………………………………...6 第二章 元件製程與量測……………………………...…..…12 2.1化學氧化層搭配ALD所疊high-k介電層之MOSFET元件製成.12 2.1.1 晶片刻號及零層(Alignment Mask)曝光…………………..12 2.1.2定義主動區(Active Region)…………………………………13 2.1.3 閘界電層(Gate Dielectric)的成長即退火處理…………….14 2.1.4 金屬閘電極的形成………………………………………….14 2.1.5 源極(Source)、汲極(Drain)、基極(Base)的形成…………15 2.1.6 形成接觸窗(Contact Hole)、接出金屬導線、燒結……….16 2.2電性量測…………………………………………………………….17 2.2.1 金氧半電晶體的量測…………………………………...…..17 第三章 以不同化學氧化層搭配ALD成長HfAlO閘電極層之MOS電晶體特性研究………………………………23 3.1研究動機…………………………………………………………….23 3.2製程與量測………………………………………………………….25 3.2.1 製程條件…………………………………………………….25 3.2.2 量測參數…………………………………………………….26 3.3實驗結果與討論……………………………………………………28 3.3.1使用不同的化學溶液形成二氧化矽作為介面層並搭配ALD所疊高介電係數材料HfAlO對NMOSFET元件之初始特性的影響…………………………………………………………………..28 3.3.2使用不同的化學溶液形成二氧化矽作為介面層並搭配ALD所疊高介電係數材料HfAlO對NMOSFET元件之可靠度的影響…………………………………………………………………...31 3.4結論…………………………………………………………………33 第四章 以ALD沉積HfO2摻雜不同濃度Al作為閘極介電層之MOS電晶體特性研究……………………………47 4.1研究動機…………………………………………………………….47 4.2製程與量測………………………………………………………….49 4.2.1 閘極製程………………………………………………….....49 4.2.2 製程條件…………………………………………………….50 4.2.3 量測參數…………………………………………………….50 4.3實驗結果與討論……………………………………………………52 4.3.1使用ALD沈積HfO2摻雜不同比例之Al作為介電層對NMOSFET元件之初始特性的影響的影響……………………...52 4.3.2使用ALD沈積HfO2摻雜不同比例之Al作為介電層對NMOSFET元件之可靠度的影響………………………………...55 4.4 結論………………………………………………………………...58 第五章 以ALD沉積堆疊式高介電係數閘極介電層之MOSFET特性研究…………………………………72 5.1研究動機…………………………………………………………….72 5.2製程與量測………………………………………………………….74 5.2.1 閘極製程………………………………………………….....74 5.2.2 製程條件…………………………………………………….74 5.2.3 量測參數…………………………………………………….75 5.3實驗結果與討論……………………………………………………76 5.3.1使用ALD沈積堆疊式閘極介電層NMOSFETs之特性研究 ……………………...........................................................................76 5.3.2使用ALD沈積HfO2摻雜不同比例之Al作為介電層對NMOSFET元件之可靠度的影響………………………………...79 5.4比較單層介電層與堆疊式介電層元件在電性與可靠度上的影響.82 5.4.1單層介電層與堆疊式介電層在電特性的比較……………...83 5.4.2單層介電層與堆疊式介電層在可靠度的比較……………...84 5.5 結論………………………………………………………………...85 第六章 結論………………………………………………...102 參考文獻…………………………………………………….106

    1]IBM J. RES. & DEV by H. –S. P. Wong
    [2]S. M. Sze, “Physics of Semiconductor Devices”, Second printing July, p.469-486
    [3]Yuan Taur, et al., First published 1998, Reprinted, p.161, 187, 1999.
    [4]Buchanan, et al., Microelectron. Eng., Vol36, pp.13-20, 1997.
    [5]H. S. Momose, et al., IEEE Trans. Electron Devices, vol. 43, p.1223, Aug. 1996
    [6]Tung Ming Pan, et al., Appl. Phys. Lett. vol.78, p.1439
    [7]A. I. Kingon, J. P.Maria, S. K. Streiffer, Nature 406, p.1032
    [8]T. H. Hou , et al., Meeting of the Electrochemical Society, Salt
    [9]G. D. Wilk, R. M. Wallace, et al., J. Appl. Phys. 87, p.484, 2000
    [10]G. D. Wilk, et al., J. Appl. Phys. 89, p.5243, 2001
    [11]A. Kumar, D. Rajdev, et al., J. Am. Chem. Soc. 55, p.439, 1972
    [12]C. Hobbs, et al., IEEE IEDM. 30.1.1, 2001
    [13]S. Saito, et al., IEDM, p.7, 2003
    [14]E Gusev,IEDM., MRS Bull, 2001
    [15]G.D. Wilk, et al., Symposium On VLSI Technology Digest of Technical, p.88, 2002
    [16]F. De Smedt, et al., Journal of the Electrochemical Society,146 , 5, p.1873, 1999
    [17]W. Zhu, et al., IEEE Trans. Electron Devices, vol. 51, no. 1, pp. 98–100, Jan. 2004
    [18]A. L. P. Rotondaro, et al., IEEE Electron Device Lett., vol. 23, no. 10, pp. 603–605, Oct. 2002
    [19]W. J. Zhu et al., IEEE Electron Device Letters, Vol.25, NO.2, pp.89-91, 2004
    [20]S. I. Takagi et al., IEEE Trans. Electron Devices, Vol. 41, NO.12, pp.2357-2362, 1994
    [21]R. Woltjer, et al., IEEE Trans. Electron Devices, Vol. 42, pp.109-115, 1995
    [22]T.P.Ma, IEEE Trans. Electron Device, vol. 45, p.680, March 1998.
    [23]G.D.Wilk, et al., Journal of Applied Physics, vol.89,pp5243-5275,2001
    [24]K. Yamamoto, et al., Appl. Phys. Lett. pp.2053-5, Vol 81, 2002
    [25]C.L. Cheng, et al., Appl. Phys. Lett. Vol86, pp.212902-3, 2005
    [26]C.S. Kang, et al., IEEE Transactions on Electron Devices, Vol 51,
    pp .220-7, 2004
    [27]X. Wang, et al., IEEE Transactions on Electron Devices, Vol51,
    pp.1798-4, 2004
    [28]B. Djezzar, Symp. Nuclear Science, pp.234-9, 2001
    [29]D.M. Fleetwood, IEEE Transcactions on Nuclear Science, Vol 43,
    pp.779-6, 1996
    [30]X. Yu, et al., IEEE Electron Device Lett. Vol25,pp.501-3, 2004
    [31]S. Mudanai, et al., IEEE Electron Device Lett. ,Vol 23,pp.728-0,2002
    [32]D.K. Schroder, “Semiconductor material and device
    characterization,” John wiley & Sons, pp.337-8,1998
    [33]P.O. Hahn, et al., J.Vac. Sci. Technol. A, Vol 2, pp. 574-3, 1984
    [34]T.Yamanka, et al.,IEEE Electron Device Lett., Vol 17, pp.178-0, 0996
    [35]W.K. Chim et al., J. Appl. Phys., Vol93, pp.4788-3, 2003
    [36]Heyns, et al., VLSI Technology, Systems, and Applications, International Symposium, p.247, 2003
    [37]J.F. Conley, et al., Electrochem. and Sol. State Lett., pp.108-112, 2002
    [38]G.D. Wilk, et al., Symposium on VLSI Technology Digest of Technical, p88, 2002
    [39]C. D. Young, et al., “Electron Trap Generation in High-k Gate Stacks by Constant Voltage Stress”, IEEE Device and Materail Reliability, Vol. 6, pp. 123-131, June ,2006.
    [40]S. Mahapatra, et al., “On the Generation and Recovery of Interface Traps in MOSFETs Subjected to NBTI, FN, and HCI Stress”, IEEE Electric Device, Vol. 53, pp.1583-1592, July 2006.
    [41]王義文，”矽及矽鍺金氧半元件之堆疊式高介電層與界面化學氧化層製程研究”，國立清華大學工程與系統科學系，2008
    [42] C.D. Young, et al., “Detection of Trap Generation in High-K Gate Stacks”, 2005 IIRW Final Report.
    [43]H.M.Bu, et al., IEEE Internaional Reliability Physics Symp., pp.591-592, 2004.
    [44]M. A. Quevedo-Lopez, et al. IEDM Tech. Dig., p437 , 2005.
    [45]G. D.Wilk, et al., J. Appl. Phys., vol. 87, no. 1, pp. 484–492, 2000
    [46]A. Callegari, et al., J. Appl. Phys., vol. 90, no. 12, pp. 6466–6475, 2001
    [47]S. H. Bae, et al., IEEE Electron Device Lett. , vol 24, no. 9, 2003
    [48]蔡坤宏，” MOCVD成長之閘極介電層HfAlO特性改善並利用氮化處理及矽鍺通道提升金氧半元件特性之研究”，國立清華大學工程與系統科學系，2008
    [49] W. K. Chim, et al., J. Appl. Phys. , vol 93, pp.4788-3, 2003

    無法下載圖示 全文公開日期 本全文未授權公開 (校內網路)
    全文公開日期 本全文未授權公開 (校外網路)

    QR CODE