摻雜釹之鈦酸鉍/氧化鋁構成之鐵電記憶體場效應電晶體之製作與檢測

簡易檢索 / 詳目顯示

回結果列表

研究生：	葉騰豪 Teng-Hao Yeh
論文名稱：	摻雜釹之鈦酸鉍/氧化鋁構成之鐵電記憶體場效應電晶體之製作與檢測 Fabrication and characterization of Neodymium-substituted Bismuth Titanate/Al2O3 for MFIS-FET
指導教授：	甘炯耀 Jon-View Gan
口試委員:
學位類別：	碩士 Master
系所名稱：	工學院 - 材料科學工程學系 Materials Science and Engineering
論文出版年：	2005
畢業學年度：	93
語文別：	中文
論文頁數：	89
中文關鍵詞：	場效應電晶體、鈦酸鉍、氧化鋁
相關次數：	點閱：2 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

論文摘要

由於金屬/鐵電層/絕緣層/半導體場效電晶體（MFIS-FETs）為結構所製作的鐵電記憶體，需要有高相對介電常數值，厚度薄的高品質絕緣層，因此製作合適的絕緣層將是MFIS研究的重要課題。本實驗利用原子層化學氣相沉積(ALCVD)製作的Al2O3薄膜來當作MFIS結構中的絕緣層，並且搭配摻雜釹的鈦酸鉍鐵電材料，來驗證此系統的效果。
實驗過程中又有比較不同厚度的鐵電層及絕緣層對記憶窗改變的比較，並且利用不同的熱處理方式在氧化鋁絕緣層上面鍍製不同介電常數的鈦酸鉍，同時比較鐵電層介電常數不同造成的記憶窗改變，發現記憶窗在鐵電極化主導的機制中，記憶窗寬度約等於鐵電層的兩倍矯頑電壓。而鐵電層若能分配到更多的壓降，鐵電極化機制所能主導記憶窗的範圍將越大，記憶窗寬度也會增加。
論文最後也對MFIS的保持力進行量測，經過了一萬秒之後，記憶窗仍能維持60%以上的水準。

目 錄
論 文 摘 要
第一章 緒論 1
1.1 簡介...........................................................................................1
1.2 研究動機...............................................................................,..2
圖表....................................................................................................6
第二章 文獻回顧 8
2-1 鐵電材料及其物理機制......................................................8
2-2鈦酸鉍........................................................................................9
2-3化學溶液沉積法...................................................................12
2-3.1化學溶液沉積法簡介.............................................. 12
2-3.2 化學溶液沉積法應用於鈦酸鉍的成長.............14
2-4氧化鋁絕緣層特性與ALCVD製程......................................15
2-4.1氧化鋁絕緣層.............................................................15
2-4.2 ALCVD製程...................................................................17
2-5 鐵電記憶體的進展.............................................................18
2-6  MFIS在應用上的要求......................................................21
2-6.1  MFIS結構的記憶窗(memory window)特性... 21
2-6.2  MFIS結構的特性考量...........................................24
圖表...........................................................................................31

第三章實驗程序40
3-1氧化鋁之MIS結構製作......................................................38
3-1.1矽基板的處理.............................................................38
3-1.2氧化鋁的沉積............................................................39
3-1.3 上電極(Top electrode)製作.............................40
3-2 (Bi,Nd)4Ti3O12溶凝膠（Sol-Gel）溶液配製.............41
3-3 MFM結構與MFIS結構的製作..........................................42
3-3.1下電極的製作............................................................43
3-3.2 (Bi,Nd)4Ti3O12鐵電薄膜鍍製...........................44
3-3.3 (Bi,Nd)4Ti3O12鐵電薄膜熱處理.......................44
3-3.4 白金上電極鍍製......................................................45
3-3.5  MFIS結構的製備...................................................45

3-4 薄膜性質分析與量測.........................................................46
3-4.1 物理結構量測...........................................................46
3-4.2 MFM結構之電性量測...............................................47
3-4.3 電性量測....................................................................48
圖表...........................................................................................50
第四章  結果與討論57
4-1 Al2O3薄膜之電性分析......................................................57
4-1.1  Al2O3之電容-電壓量測......................................57
4-1.2  CFB及VFB的估算和定義....................................58
4-1.3  MIS結構的J-E curve..........................................67
4-2 BNdT薄膜在MFM以及MFIS結構上的特性討論........62
4-2.1 晶體結構分析...........................................................62
4-2.2 BNdT薄膜的表面型態與厚度...............................63
4-3  BNdT薄膜在MFM結構上的電性探討...........................65
4-4  BNdT在MFIS結構上的電性探討.................................66
4-4.1 鐵電層不同壓降對記憶窗的影響......................66
4-4.2 MFIS結構之保持力量測.......................................70
圖表...........................................................................................74
第五章 結論 89

圖表目錄
圖1-1  1T-1C的結構示意圖............................................................6
圖1-2  MFS-FET元件示意圖...........................................................6
圖1-3  MFIS結構示意圖..................................................................7
圖2-1 鐵電材料之電滯曲線..........................................................31
圖2-2  Sawyer-Tower 電路..........................................................31
圖2-3  鈦酸鉍結構..........................................................................32
圖2-4  鉭酸鍶鉍的結構圖.............................................................32
圖2-5  旋轉器(spinner)側面圖.................................................33
圖2-6  典型的二階段塗蓋轉速執行程式.................................33
圖2-7      (a)&(b)  Y.C.Chen等人的研究成果........................34
圖2-8  鈦酸鉍成長指向受厚度影響的示意圖........................37
圖2-9  非破壞式讀取(NDRO)操作示意圖.................................37
圖2-10  MFMIS元件示意圖............................................................36
圖2-11  去極化場影響MFIS的能帶圖......................................36
圖2-12  Park等人用BLT搭配HfO2的保持力研究成果.....37
圖3-1  實驗流程圖..........................................................................50
圖3-2  ALCVD機台............................................................................51
圖3-3  雙槍磁控射頻濺鍍系統...................................................52
圖3-4  配製BNdT溶液流程圖.......................................................53
圖3-5  鍍製BNdT與熱處理...........................................................54
圖3-6  MFM結構量測示意圖.........................................................55
圖3-7   RT66A量測P-E遲滯曲線所使用之電壓波形..........55
圖3-8  量測C-V時的放置試片示意圖......................................56
圖4-1  氧化鋁MIS結構的C-V曲線...........................................75
圖4-2  氧化鋁MIS的J-E曲線.....................................................75
圖4-3  氧化鋁MIS結構的J-E曲線來回掃.............................76
圖4-4  一次退火的BNdT試片XRD繞射圖...............................77
圖4-5   分層熱處理的BNdT試片之XRD繞射圖......................77
圖4-6  分層熱處理的BNdT試片之SEM照片...........................78
圖4-7  一次退火12層的BNdT試片的SEM照片....................79
圖4-8   一次退火20層BNdT試片之SEM照片......................80
圖4-9   分層熱處理的BNdT試片之P-E曲線..........................81
圖4-10  一次退火的BNdT試片之P-E曲線............................81
圖4-11  相對介電常數，散逸因子隨頻率響應的關係圖.....82
圖4-12  相同的電壓振幅下，不同熱處理的試片記憶窗比較.
.............................................................................................82
圖4-13  相同的電壓振幅下，不同鐵電層厚度的記憶窗比較.
.............................................................................................83
圖4-14  相同的電壓振幅下，對不同氧化層厚度的記憶窗比較.........................................................................................83
圖4-15  不同電壓振幅下的記憶窗變化...................................84
圖4-16  不同試片對於不同電壓振幅的記憶窗變化............84
圖4-17  由鐵電極化造成的記憶窗機制能帶圖......................85
圖4-18  在正偏壓下，因為電荷注入的能帶圖......................85
圖4-19  在負偏壓下，因為電荷注入造成能帶改變的示意圖
.............................................................................................86
圖4-20  不同鐵電層分配壓降的最大記憶窗值的比較.......86
圖4-21  四種試片記憶窗開始下降時，絕緣層分配到的等效電場....................................................................................87
圖4-22  等效2Vc值與實際量測的Vm值做比較...................87
圖4-23  等效2Vc值與實際量測的Vm值做比較....................88
圖4-24  MFIS保持力的量測.........................................................88

                                

[1.1] 網路資料www.eepw.com.cn/show.aspx?id=4239&cid=68
[1.2] W. I. Kinney, W. Shepherd, W. Miller, J. Evans and R. Womack, IEDM*87 (1987) p850.
[1.3] S. Y. Wu, IEEE Trans. Electron Devices ED-21(8) (1974) p499
[1.4] 呂正傑，詹世雄，奈米通訊，鐵電記憶體簡介，第五卷第四期33.
[1.5] 陳怡誠，高介電薄膜簡介http://www.challentech.com.tw/doc1/
[1.6] Bi-MONTHLY Newsletter 2004,7,15 http://www.nanoelab.itri.org.tw/Newsletter/NL930715.pdf
[1.7] B. H. Park, B. S. Kang, S. D. Bu, T. W. Noh, J. Lee, and W. Jo, Nature(London) 401, 682(1999).
[1.8] 出處：http://www.ixbt.com/mainboard/feram-tech.shtml
[1.9] Y. Tarui, T. Hirai, K. Teramoto, H. Koike and K. Nagashima, Applied Surface Science 113/114 (1997) p656.
[2.1] L. L. Hench and J. K. West, J. Wiley and Sons, ”Principle of electronic ceramics”New York,1990.
[2.2] 鄭晃忠, “高密度鐵電性記憶體之趨勢發展”, 電子月刊, 第五卷第五期, p.137.
[2.3] J. F. Scott,C. A. P. de Araujo,L. D. McMillan,H. Yoshimori,H. Watatnade,T. Mihara,M. Azuma,T. Ueda,D. Ueda,and G. Kano, “Ferroelectric Thin Films in Integrated Microelectric Devices”,Ferroelectrics,133,(1992)47.
[2.4] 何彬明, “FeRAM 產品化的崎嶇道路”, 電子月刊, 第五卷第三期, p.166.
[2.5] Park, B. H. et al. Differences in nature of defects between SrBi2Ta2O9 and Bi4Ti3O12. Appl. Phys. Lett. 74, 1907–1909 (1999).
[2.6] T. Kojima, T. Sakai, T. Watanabe, H. Funkubo, K. Saito, M. Osada, Appl. Phys. Lett. 80, 2746 (2002).
[2.7] M. Osada, Y. Noguchi, M. M. Miyayama, J. Appl. Phys. 92, 1518(2002).
[2.8] S. E. Cummins, L. E. Cross, J. Appl. Phys. Lett. 39, 2268(1968).
[2.9] Y.C.Chen,Y.M.Sun,C.P.Lin,J.Y.Gan, JOURNAL OF CRYSTAL GROWTH 268 (1-2): 210-214 JUL 15 2004
[2.10] H. N. Lee, D. Hesse, N. Zakharov, U. Gosele, SCIENCE 296,2006 (2002).
[2.11] 李雅明, 吳世全, 陳宏明, 鐵電記憶元件
[2.12] 網路資料CSD and characterization of ferroelectric and dielectric thin film. (http://www.symetrixcorp.com/Pub009.pdf)
[2.13] S. B. Desu, and D. P. Vijav, Mater. Sci. Eng., B 32, 83 (1995).
[2.14] J. H. Choi, J. Y. Lee, and Y. T. Kim, Appl. Phys. Lett. 74, 2933 (1999).
[2.15]A. Waxman and K. H. Zaininger, “ Al2O3-silicon insulator gate field effect transistor”, Appl. Phys. Lett. 12, 109 (1968)
[2.16]V. Kottler, M. F. Gillies, and A. E. T. Kuiper, “An in situ x-ray photoelectron spectroscopy study of AlOx spin tunnel barrier formation”, J. Appl. Phys. 89, 3301 (2001)
[2.17]M. F. Gillies, A. E. T. Kuiper, R. Coehoorn, and J. J. T. M. Donkers, “Compositional, structural, electrical characterization of plasma oxidized thin aluminum layer for spin-tunnel junctions”, J. Appl. Phys. 88, 429 (2000)
[2.18]Suvi Haukka, Eeva-Liisa, and Toumo Suntola, “Surface coverage of ALE precursors on oxides”, Appl. Surf. Sci. 82/83, 548-552 (1994)
[2.19]H. S. Nalwa, “Handbook of thin film materials: Vol. 1 Deposition and processing of thin films”, publishes by Academic Press, P.103~P.159
[2.20] Y.Fukuda,K.Aoki,K.Numata,and A.Nishimura, Jpn.J.Appl.Phys.33,5255(1994)
[2.21] Kyoung-Tae Kim, Jung-Mi Lee, Sang-Hun Song, Chang-Il Kim
Thin Solid Films 475 (2005) 166– 170
[2.22] T. Y. Tseng and S. Y. Lee Appl. Phys. Lett. VOL 83, No. 5 4 AUGUST 2003
[2.23] S. K. Lee, Y. T. Kim, Seong-II Kim, and C. E. Lee, J. Appl. Phys. 91,9303(2002)
[2.24] K. Sugibuchi, Y. Kurogi, and N. Endo, J. Appl. Phys. 46, 2877 (1975)
[2.25]R. R. Mehta, B. D. Silverman and J. T. Jacobs, J. Appl. Phys. 44, 3379(1973)
[2.26] T. P. Ma, and Jin-Ping Han, IEEE ELECTRON DEVICE LETTERS,VOL. 23, NO. 7, JULY 2002
[2.27]R. R. Mehta, B. D. Silverman and J. T. Jacobs, J. Appl. Phys. 44, 3379(1973)
[2.28] G. Arlt, Ferroelectrics 76 (1987)457
[2.29]J. W. Hong, W. Jo, D. C. Kim, S. M. Cho, H. J. Nam, H.M. Lee and J. U. Bu, Appl.Phys. Lett. 75 (1999) 3183
[2.30] http://www.zqsplc.net/Article_Show.asp?ArticleID=816
[2.31] 電子月刊, 鐵電記憶元件特輯, April, 2002.
[2.32] Byung-Eun Park,Kazuhiro Takahashi, and Hiroshi Ishiwara, Appl. Phys. Lett. VOL 85, No.19 8 November 2004
[3.1] S. M. Sze, Physics of Semiconductor Devices, 2nd ed. (Wiley, New York, 1981),
[3.2] 李清楠,2005年清華大學材料工程學系碩士論文
[4.1] Dieter K. Schroder, 「Semiconductor Material and Device Characterization, 2nd edition」
[4.2] San-Yuan Chen, Chia-Liang Sun, Appl. Phys. Lett. 80, 3168 (2002).
[4.3] A. D. Li, D. Wu, H. Q. Ling, M. Wang, Z. Liu, N. Ming, J. Cryst. Growth 235, 394(2002)
[4.4] R. Iijima, Appl. Phys. Lett. 79, 2240 (2001)
[4.5] H. N. Lee, D. Hesse, N. Zakharov, U. Gosele, SCIENCE 296,2006 (2002).
[4.6] Y. M. Sun, Y. C. Chen, J. Y. Gan, J. C. Hwang, Jpn. J. Appl. Phys. 41, 892 (2002).
[4.7] S. K. Kim, M. Miyayama, and H. Yanagida, Mater. Res. Bull. 31, 121 (1996).
[4.8] Z. Xu, B. Kaczer, and D. Wouters J. Appl. Phys. 96. 1614 (2004)
[4.9]D.Ito, N.Fujimura,and T.Yoshimura J. Appl. Phys. 93,5663(2003)
[4.10]C.H.Haung, Y.K.Wang, and T.Y.Tseng JOURNAL OF THE EUROPEAN CERAMIC SOCIETY 24 (8): 2471-2476 JUL 2004
[4.11]S. Y. Lee et al., “A FRAM technology using1T1C and triple metal layers for high performance FRAMs,” 1999 Symposium on VLSI Technology, pp.141,1999
[4.12]Yasuo TARUI, “Future DREM Development and Prospects for Ferroelectric Memories,” IEDM, pp. 1.2.1-1.2.10, 1994

全文公開日期本全文未授權公開 (校內網路)
全文公開日期本全文未授權公開 (校外網路)

簡易檢索 / 詳目顯示

相關論文