在這篇論文裡，我們要建構一個擁有最小延遲時間的史坦納樹（Steinet tree）。之前相關的研究都是採用艾蒙延遲模組（Elmore delay model），但是隨著積體電路製成的進步，我們需要採用一個更精確的延遲模組，所以在這裡，我們採用了兩極延遲模組（two-pole delay model）來計算一個史坦納樹的延遲時間，也提出了一個新的演算法來建構史坦納樹。這個演算法同時考量樹的拓樸結構、所有連接線的長度以及原點（source）到某一端點（sink）的最長距離。實驗的結果證明我們所提出的演算法是有效的，而且有效率。
第一章 簡介

隨著次微米技術的發展，在以速度為導向的設計中，連線間的延遲佔整個設計延遲非常大的部分。因此，如何精確而有效的去計算連線間的延遲就變成一個基本且重要的問題。之前採用粗略估計延遲時間的方法已經無法滿足我們現今的需求。所以我們採用了同時考慮電阻、電容和電感的兩極延遲模組來計算連線間的延遲時間。而由兩極延遲模組的算式，我們也提出了新的演算法來建構史坦納樹，而整個演算法的流程則是架構在影響延遲時間的三個因素：樹的拓樸結構、所有連接線的長度以及原點（source）到某一端點（sink）的最長距離。

第二章 相關的研究

這一章我們介紹幾篇相關的論文研究。

我們依照論文裡所使用的延遲模組分成兩類：第一類是使用lumped RC延遲模組，包括[2]、[3]、[4]、[5]、[6]、[7]等。第二類則是使用Elmore延遲模組，包括[8]和[9]，其中[8]提出一個SERT的演算法，而[9]則是提出一個可以求得最佳解的演算法。

第三章 前言

這一章，我們首先定義我們的問題，並且介紹兩個延遲模組-艾蒙延遲模組與兩極延遲模組。首先我們先以數學符號型態完整的定義整個問題。然後說明以電阻和電容來計算延遲時間的艾蒙延遲模組，並推導出與兩極延遲模組的關係。並由兩極延遲模組的計算公式，再次說明影響整個延遲的三個因素：樹的拓樸結構、所有連接線的長度以及原點（source）到某一端點（sink）的最長距離。

第四章 建構樹的演算法

我們利用前面提到的三個因素來發展我們的演算法。整個演算法的步驟如下：首先，先將所有的點分成四個子集合，然後分別建構每個子集合的「部分樹」並且計算延遲時間。接著利用「區域交換」和「整體交換」來降低整個史坦納樹的延遲時間。「區域交換」是將擁有最大延遲時間的子集合裡的端點搬出此子集合，藉降低此子集合的延遲時間以其降低整體的延遲時間。「整體交換」則嘗試移動所有的端點，藉以降低整體的延遲時間。

第五章 後修正方法

經由前述的演算法並無法建構所有最佳解的史坦納樹結構，所以在此我們提出兩個簡單的方法用以修正之前所得的史坦納樹結構，使其更趨最佳解。原來的史坦納樹中的每一個端點到原點都必須是最短路徑，所以會失去最佳解，因此我們所提出的第一個方法修正這一點。我們利用一條較短的連線代替一條長的連線，藉以降低「所有的連線長度」這一延遲時間的因子，以期降低整體的延遲時間。另一個方法是將擁有較大延遲時間的子集合裡的端點搬移到擁有非常小或零的延遲時間的子集合，以期降低整體的延遲時間，不過這種端點並不多，所以嘗試搬移每一端點求符合者。

第六章 實驗結果

利用四種不同電阻、電容和電感的參數去測試一百個含有五到九個端點（包含一個原點）的網路結構。我們使用的演算法有三個，第一個是我們提出的演算法，第二個也是我們提出的演算法，與前者不同之處在於利用艾蒙延遲模組代替兩極延遲模組，第三個演算法則是[8]所提出的SERT。在兩極延遲模組下，第一個演算法所建構的史坦納樹的延遲時間較SERT減少7%到25%。而在艾蒙延遲模組下，第二個演算法所求出的史坦納樹結構也比SERT擁有較小的延遲時間。第三個實驗，說明了前兩個演算法所求得的史坦納樹比SERT擁有較小的連線長度和。最後一個實驗則證明雖然前兩者花費比SERT較多的時間，但是仍能在一分鐘左右處理五十個端點的例子。

第七章 結論

在兩極延遲模組和艾蒙延遲模組之下，我們提出了一個建構最小延遲時間的史坦納樹的演算法。我們使用PFA演算法、區域交換與整體交換等方法去考量影響延遲時間的三個因素：樹的拓樸結構、所有連接線的長度以及原點（source）到某一端點（sink）的最長距離，以求嘴小延遲時間的史坦納樹。而實驗也證明了我們的演算法是有效而且有效率的。

---

In this thesis, we will study the construction of
a Steiner routing tree for a given net with the

objective of minimizing the delay of the routing tree.

Previous researches adopt Elmore delay model

to compute delay.

We also adopt the motivations to design the flow.

However, with the advancement of IC technology, a more accurate delay

model is required. Therefore, in this thesis,

we will use two-pole delay model to compute the cost function

of a Steiner tree.

Moreover, we propose a new algorithm to construct the Steiner tree.

Our algorithm takes into consideration the net topology, the total wire

length and the longest path from the source to sink.

Experimental results show that our algorithm is very

effective and efficient as compared to [8].

[1] A. E. Dunlop, V. D. Agrawal, D. Deutsch, M. F. Jukl,
P. Kozak, M. Wiesel,
"Chip Layout Optimization Using Critical Path Weighting", ACM/IEEE Design Automation Conf., pp. 133-136, 1984.
[2] M. J. Alexander, G. Robins, "New Performance-Driven FPGA Routing Algorithm", ACM/IEEE Design Automation Conf., pp. 652-657, 1994.
[3] K. D. Boese, A. B. Kahng, B. A. McCoy, G. Robins, "Near-Optimal Critical Sink Routing Tree Constructions", IEEE Trans. CAD, vol. 14, no. 12, pp. 1417-1436, 1995.
[4] C. J. Alpert, T. C. Hu, J. H. Huang, A. B. Kahng, D. Karger, "Prim-Dijkstra Tradeoffs for Improved Performance-Driven Routing Tree Design", IEEE Trans. CAD, vol. 14, no. 7, pp. 890-896, 1995.
[5] J. Cong, A. Kahng, G. Robins, M. Sarrafzadeh, C. K. Wong, "Provably Good Performance-Driven Global Routing", IEEE Trans. CAD, vol. 11, no. 6, pp. 739-752, 1992.
[6] K. D. Boese, A. B. Kahng, B. A. McCoy, G. Robins, "Rectilinear Steiner Trees with minimm Elmore Delay", ACM/IEEE Design Automation Conf., pp. 381-386, 1994.
[7] H. Mitsubayashi, A. Takahashi, Y. Kajitani, "Cost-Radius Balanced Spanning/Steiner Tree", IEEE Asia Pacific Conference on Circuits and Systems, pp. 377-380, 1996.
[8] J. Oh, I. Pyo, M. Pedrame, "Constructing Minimal Spanning Trees with Lower and Upper Bounded Path Delays," ISCAS '96, vol. 4, pp. 416-419, 1996.
[9] W. C. Elmore, "The Transient Response of Damped Linear Networks with Particular Regard to Wideband Amplifiers", Journal of Applied Physics 19, pp. 55-63, 1948.
[10] A. B. Kahng, S. Muddu, "Two-pole Analysis of Interconnection Trees", IEEE MCMC Conf., pp.105-110, 1995.
[11] A. B. Kahng, S. Muddu, "An Analytical Delay Model for RLC Interconnections", ISCAS '96, vol. 4, pp. 237-240, 1996
[12] M. Hanan, "On Steiner's Problem with Rectilinear Distance", SIAM J. Appl. Math., vol. 14, pp. 255-265, 1996.
[13] H. Hou, J. Hu, S. S. Sapatnekar, "Non-Hanan Routing", IEEE Trans. CAD, vol. 18, no. 4, pp. 436-444, 1999.
[14] J. D. Cho, M. Sarrafzadeh, M. Sriram, S. M. Kang, "High-Performance MCM Routing", IEEE Design & Test of Computers, vol. 10, no. 4, pp.27-37, 1993.
[15] Youxin Gao, D. F. Wong, "Wire-Sizing Optimization with Induztance Consideration Using Transmission-Line Model", IEEE Trans. CAD, vol. 18, no. 12, pp. 1759-1767, 1999.
[16] A. B. Kahng, K. Masuko, S. Muddu, "Delay Models foe MCM Interconnections When Response is Non-monotone", IEEE MCMC Conf., pp.102-107, 1997.
[17] A. B. Kahng, G. Robins, "On Optimal Interconnections for VLSI", Kluwer Academic Publishers, Boston, MA, 1995.
[18] S. Khuller, B. Raghavachari, N. Young, "Balancing minimum spanning and shortest path trees", ACM/SIAM Symp. Discrete Algorithms, pp. 243-250, 1993.
[19] M. R. Garey, D. S. Johnson, "The Rectilinear Steiner Tree Problem is NP-Complete", SIAM Journal of Applied Mathematics, vol. 32, no. 4, pp. 37-58, 1977.

全文公開日期 本全文未授權公開 (校內網路)
全文公開日期 本全文未授權公開 (校外網路)
全文公開日期 本全文未授權公開 (國家圖書館：臺灣博碩士論文系統)