考量等候時間限制之半導體爐管機台派工法則

簡易檢索 / 詳目顯示

回結果列表

研究生：	蔡建基 Chien-Chi Tsai
論文名稱：	考量等候時間限制之半導體爐管機台派工法則 Dispatching Rules with Queue-Time-Limit Consideration for Furnace in Wafer Fabrication Factory
指導教授：	林則孟
口試委員:
學位類別：	碩士 Master
系所名稱：	工學院 - 工業工程與工程管理學系碩士在職專班 Industrial Engineering and Engineering Management
論文出版年：	2008
畢業學年度：	96
語文別：	中文
論文頁數：	108
中文關鍵詞：	爐管機台、批次加工、等候時間限制、集批、生產線良率
外文關鍵詞：	furnace machine, batch process, queue-time-limit, form batch, line yield
相關次數：	點閱：2 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

半導體晶圓廠為了避免在製品於生產線上等待過久而造成晶圓表面的製程缺陷（Defect），會根據製程與產品特性，在特定製程完成加工之後，制定一段時間來做為等候時間的限制（Queue Time Limit）以維持產品良率，若超過此時間限制晶圓必須重新加工或是報廢。等候時間限制問題若發生在批次工作站（Batch Workstation）影響將更加嚴重，到達批次工作站之晶圓批除了需要等待前一批次加工完畢外，還必須增加集批（Form Batch；等待製程條件（Recipe）相同的批量集結成一批次）的額外等候時間，此加工型態會造成產品的等候時間增長，進而使超出等候時間限制的機率加大導致降低產出量。

而爐管機台同時具有「批次加工」與「等候時間限制」這兩個重要特性，也需要具有集批的等候狀態，因此本研究乃針對爐管區製程討論其特性對生產之影響，並以Look-ahead為基礎，提出於等候時間限制的考量下，兩階段集批策略派工法則（Two-stage Form Batch Strategy；TFBS），目的在預防晶圓在加工過程中，因超過等候時間限制所造成的重工或報廢，除了能節省生產成本，預期能對爐管加工良率（Furnace Line Yield）及訂單達交率（CLIP Rate）有明顯助益。

本研究籍由eM-Plant模擬軟體建構模擬模式，系統由八部清洗機台、七部爐管機台與五種產品組合，各產品之加工時間、等候時間上限與可加工機台不同。實驗設計在三種產品來到率與三種交期鬆弛度的環境因子設定下，探討不同的派工法則對於各項績效指標（訂單達交率、超過等候時間限制比率與爐管加工良率）之表現差異。由模擬結果得知，本研究所提出之兩階段集批策略派工法則，在具有等候時間限制下，可有效的提升訂單達交率與爐管加工良率。

To avoid wafer contamination in semiconductor manufacturing, some process steps have to set up “queue-time-limit” to keep line yield, If a lot exceeds the queue-time-limit, quality issues will occur and the lot needs to be reworked or scrapped. The influences are more serious especially the lots released in front of a batch workstation. The waiting time may be increased due to “form batch” procedure（i.e. waiting for the same recipe）. Besides, this kind of process characteristics will cause high over-queue-time ratio and low throughput.

Once the rework can be reduced, the output qty of the fabrication factories will be increased. Therefore, it is necessary to develop a dispatching rule to determine lot process priority before machine operating in advance. This research focuses on furnace machine area having the two features queue-time-limit and batch process at same time. In this paper, we propose a dispatching rule called “two-stage form batch strategy”(TFBS) with queue-time-limit consideration. Furthermore, TFBS combines “look-ahead” mechanism, which estimates future arrival events according to the information of upstream and downstream on product environment. The objective of TFBS is to prevent the lot from outrunning queue time, decreasing furnace line yield, thus to increase CLIP rate.

The experiment is built and constructed the simulation model by eM-Plant simulation software, made up of eight wet machines, seven furnace machines and five kinds of products on which all products have different processing time, queue time limit and individual furnace machines. In experimental design, three kinds of arrival rate and three level of slack setup on due date, probed into different dispatching rules affected to every performance indices, including CLIP, over-queue-time ratio and furnace line yield. From the result, TFBS performed on CLIP and furnace line yield in very effective improvement.

第一章 緒論    1
1  研究背景與動機    1
1.1 批次加工特性    2
1.2 等候時間限制特性    2
2  研究目的    4
3  研究範圍與限制    4
3.1 研究範圍    4
3.2 研究限制    5
4 論文架構    6
第二章 文獻探討    9
1 晶圓製造流程    9
2 爐管製程介紹    10
2.1 爐管製程原理    10
2.2 爐管加工作業流程    12
2.3 爐管製程加工特性    13
3 批次派工法則相關文獻回顧    16
3.1 批次作業與集批    17
3.2 批次機台之派工法則    19
4 等候時間限制相關文獻回顧    23
第三章 半導體廠爐管集批派工問題    28
1 問題定義    28
1.1 「批次加工」對生產的影響    28
1.2 「等候時間限制」對生產的影響    33
1.3 超過等候時間限制影響「生產線良率」與「訂單達交率」    34
1.4 確定目標    37
1.5 績效指標    38
2 集批派工策略之決策參數    40
2.1 集批時間點及資料更新點    40
2.2 派工優先順序    41
3 典型批次派工法則（TBDR）的績效驗證    42
3.1 TBDR派工法則簡介    42
3.2 預期目標    43
3.3 TBDR派工法則說明    43
4 最小剩餘等候時間權重（WMRQT）派工法則    47
4.1 WMRQT派工法則簡介    47
4.2 預期目標    49
4.3 WMRQT派工法則說明    49
5 兩階段集批策略（TFBS）派工法則    56
5.1 TFBS派工法則簡介    57
5.2預期目標    59
5.3 TFBS派工法則說明    59
第四章 集批派工模式建構    65
1 系統範圍（Boundary）與細緻度（Level of Detail）    65
1.1 訂定（Identify）系統的個體與資源物件    65
1.2 訂定（Identify）系統的活動及其關係    66
1.3 訂定（Identify）各活動之組成及其流程    68
1.4 模式假設（Assumptions）    71
1.5 建立概念模式（Conceptual Model Construction）    72
2 資料蒐集（Data Collection）    73
2.1 輸入資料蒐集與分析    73
3 差異分析（Gap Analysis）    79
3.1 績效指標分析    79
4 評估模式建立（Evaluative Model Construction）    80
5 設計模擬物件（Design Simulation Object）    80
6 對應模擬軟體之物件    81
7 完成模擬模式構建說明    83
8 模式驗證(Verification)及確認(Validation)    84
8.1 模式驗證(Verification)    84
8.2 模式確認(Validation)    84
第五章 模擬實驗與分析    85
1 模擬實驗□    85
1.1 決定模式種類    85
1.2 決定預熱（Warm-up）時間或起始狀態    85
1.3 決定模擬時間及次數    85
2 模擬結果與分析    85
2.1爐管派工法則績效資料    86
2.2 爐管派工法則績效比較    87
3 實驗因子    92
3.1 選擇績效指標    92
3.2 選擇環境因子    92
4 實驗結果與分析    94
4.1 變異數分析    94
4.2 訂單達交率分析與比較    95
4.3 超過等候時間限制比率分析與比較    95
4.4 爐管加工良率分析與比較    96
4.5 各產品績效分析與比較    97
第六章 結論與建議    102
1 結論    102
2 建議    103
2.1 高等級批量（Hot Lot）對於系統的影響分析    103
2.2 等候時間限制設定之寬鬆程度影響分析    104
2.3 連續爐管之多重等候時間限制的影響分析    104
參考文獻    106

                                

1.刁建成審閱，鄭正忠議，前田和夫著（2003），「半導體製造裝置，普林斯頓國際有限公司。
2.林則孟（2001），「系統模擬－理論與應用」，滄海書局。
3.陳勝一（2007），「批量加工之排程問題-半導體廠爐管機台為例」，清華大學工業工程與工程管理研究所碩士論文。
4.張原銘（2003），「晶圓廠之自動化物料搬運系統模擬研究—以黃光區與爐管區為例」，清華大學工業工程與工程管理研究所碩士論文。
5.張書銘（2002），「成批機台在等候時間限制下生產控制策略之建立與應用」，國立清華大學工業工程與工程管理研究所碩士論文。
6.莊達人（2003），「VLSI製造技術」，高立圖書有限公司。
7.劉醇玄（2005），「晶圓製造廠內等候時間限制問題下批量生產機台之產能決策模式」，交通大學管理學院碩士在職專班工業工程與管理組論文。
8.劉采風（2006），「時間限制下晶圓廠批量機台之現場管控模式」，中華大學科技管理研究所碩士論文。
9.簡禎富，施義成，林振銘，陳瑞坤（2005），「半導體製造技術與管理」，國立清華大學出版社。
10.蔡啟聰（1996），「晶圓製造廠考慮等候時間限制之派工策略」，交通大學工業工程研究所碩士論文。
11.羅正忠、張鼎張（2003），「半導體製程技術導論」，歐亞書局。
12.Ahmadi, J.H., Ahmadi, R.H., Dasu, S., and Tang, C.S.（1992）, Batching and scheduling jobs on batch and discrete processors, Operations Research, 40, 750-763.
13.Bertrand, J.W.M., and Wortmann, J.C.（1981）, Production Control and Information Systems for Component-Manufacturing Shops, Elsevier Publishing Company, Amsterdam.
14.Blackstone, J. H., Phillips, D. T., Hogg and G.l.（1982）,“A state-of-the-art survey of dispatching rules for manufacturing job shop operation.” International Journal of Production Research, Vol.20（1）, pp.27-45.
15.Deb, R. K., and Serfozo, R. F.（1973）, Optimal Control of Batch Service Queues. Advances in Applied Probability, Vol. 5, p340-361.
16.Fowler, J. W., Philips, D. T., and Hogg, G. L.（1992）, “Real-time control of multi-product bulk-service semiconductor manufacturing process, ” IEEE Transactions on Semiconductor Manufacturing, vol. 5, pp. 158-163.
17.Fowler, J.W., Phojanamongkolkij, N., Cochran, J.K. and Montgomery, D.C. (2002), “Optimal batching in a wafer fabrication facility using a multi-product G/G/c model with batch processing,” International Journal of Production Research, Vol. 40, No. 2, pp. 275-292.
18.Glassey, C. R., and Weng, W. W.（1991）, “Dynamic batching heuristic for simultaneous processing,” IEEE Transactions on Semiconductor Manufacturing, vol. 4, pp.77-82.
19.Gurnani, H., Anupindi R., and AKELLA r.（1992）, “Control of Batch Processing System in Semiconductor Manufacturing Wafer Fabrication Facilities,” IEEE Transactions on Semiconductor Manufacturing, VOL.5, No.4, pp. 319-328.
20.Hoitomt, D. J., and Luh, P. B.（1992）, “Scheduling a Batch Processing Facility,” IEEE Transactions, May.
21.Jaeger, R. C.（1989）, Modular Series on Solid State Devices, Vol. V – Introduction to Microelectronic Fabrication, Addison-Wesley Co.
22.Neuts, J. D. C.（1967）, “A general class of bulk queue with poisson input,” Annals Mathematical Statistics, vol. 38, pp. 759-770.
23.Runyan, W. R. and Bean, K. E. (1990), Semiconductor Integrated Circuit Processing Technology, Addison-Wesley Co.
24.Robinson, J. K., Fowler, J. W. and Bard, J. F.（1995）, “The use of upstream and downstream information in scheduling semiconductor batch operations ” International Journal of Production Research, vol. 33, pp. 1849-1869.
25.Robinson, J. K., and Giglio, R. (1999), “Capacity Planning for Semiconductor Wafer Fabrication with Time Constrains between Operations,” Proceedings of the 1999 Winter Simulation Conference, Vol. 1, No. 7, pp. 880-887.
26.Robinson, J., J. Fowler and E. Neacy（2003） “Capacity Loss Factors in Semiconductor Manufacturing”, Working paper.
27.Scholl, W. and Domaschke, J.（2000）, “Implementation of modeling and simulation insemiconductor wafer fabrication with time constraints between wet etch and furnace operations”, IEEE Transactions on Semiconductor Manufacturing, Vol. 13. No. 3, pp.273–277.
28.Tu, Y.M., and Liou, C.S. (2006), “Capacity determination model with time constraints and batch processing in semiconductor wafer fabrication,” Journal of the Chinese Institute of Industrial Engineers, Vol. 23, No. 3, pp. 192-199.
29.Van Der Zee, D. J., Van Harten, A., and Schuur, P. C.（1997）, “Dynamic job assignment heuristics for multi-server batch operations — A cost based approach,” International Journal of Production Research, vol. 35, pp. 3063-3093.
30.Weng, W. W. and Leachman, R.C.（1993）, “An Improved Methodology for Real -Time Production Decisions at Batch – Process Work Station,” IEEE Transactions on Semiconductor Manufacturing, VOL. 6, No.3, pp. 219-225.
31.http://www.tecnomatix-unicam.com.sg

全文公開日期本全文未授權公開 (校內網路)
全文公開日期本全文未授權公開 (校外網路)

簡易檢索 / 詳目顯示

相關論文