利用不同界面處理以改善HfTaN閘電極金氧半電晶體之電特性

簡易檢索 / 詳目顯示

回結果列表

研究生：	方銘顗 Ming-Yi Fang
論文名稱：	利用不同界面處理以改善HfTaN閘電極金氧半電晶體之電特性 Improved Electrical Properties of MOSFET with HfTaN Metal Gate by Different Interface Treatments
指導教授：	張廖貴術 Kuei-Shu Chang-Liao
口試委員:
學位類別：	碩士 Master
系所名稱：	原子科學院 - 工程與系統科學系 Department of Engineering and System Science
論文出版年：	2006
畢業學年度：	94
語文別：	中文
論文頁數：	124
中文關鍵詞：	電晶體、高介電常數、鉿、鉭
外文關鍵詞：	transistor, high-k, Hf, Ta
相關次數：	點閱：3 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

在元件閘極氧化層厚度快速縮小的趨勢下，因為direct tunneling 所造成的漏電問題會愈來愈嚴重；又傳統複晶矽閘極會有硼穿透問題與複晶矽空乏問題，造成元件的特性變差。為了解決這些問題，high-k介電層搭配金屬閘極為可行的趨勢。然而在此搭配下，界面特性不太好，可能會造成載子移動率偏低，所以如何利用一些界面處理來改善界面特性為一非常重要的課題。本論文實驗研究可分為三大部分：
第一部分以在HfOxNy沉積前後，分別對介電層施以不同製程條件的界面氮化處理，來研究對於元件特性的影響。我們發現，利用電漿沉浸離子佈植(PIII)來作表面氮化處理對於元件的可靠度如stress過後的平帶電壓偏移量和SILC特性上有明顯的改善。
第二部分我們探討的是在成長介電層SiO2前後，搭配不同的爐管氨處理，探討對於元件特性的影響。可以得知，介電層沉積後作爐管氨處理，對於元件的電特性如汲極飽和電流(Saturation Current)，最大轉導與載子移動率一些電性上的表現和在F-N Stress的可靠度表現上，比其他樣品還好。然而在熱載子注入可靠度的表現下，對基板施以爐管氨楚理，在矽基板與介電層的介面有比較多Si-N的鍵，因此可以有效的抑制熱載子注入所造成的電性衰退，如臨界電壓的衰退，最大轉導與汲極飽和電流。
第三部分則是探討在介電層HfOxNy沉積介電層前堆疊10Å的Base Oxide 和在沉積介電層後作電漿沉浸離子佈植(Plasma Immersion Ion Implant，PIII)處理，並探討不同的處理方式對元件的初始特性與可靠度方面的影響。我們發現有堆疊Base Oxide 10Å，因為其界面特性比較好，所以一些電特性如汲極飽和電流(Id)，最大轉導(Gmmax)，和在F-N stress 可靠度下比其他樣品還好。而在可靠度的表現下，作電漿沉浸離子佈植(PIII)處理，可以有效抑制熱載子注入所造成的電性衰退。

摘要....................................................I
誌謝....................................................III
目錄....................................................IV
圖目錄..................................................VIII
表目錄..................................................XIII

第一章   序論
1  前言...............................................1
2  Plasma Immersion Ion Implant(PIII)介紹.............2
3  各種不同氮化處理方式的介紹.........................2
4  論文研究方向.......................................4

第二章   元件製程與量測
1  HfOxNy NMOSFET 元件製程............................6
1.1 晶片刻號及零層（Alignment Mark）曝光..........6
1.2 定義主動區（Active Region)....................7
1.3 閘介電層（Gate Dielectric）的成長及退火處理...8
1.4 金屬閘電極（Metal Gate）的形成................9
1.5 源極（Source）、汲極（Drain）、基極（Base)的形成
.......................................................10       2.1.6 形成接觸窗（Contact Hole)、接出金屬導線、燒結11
2  HfOxNy MOS Capacitor元件製程......................12
2.2  晶片刻號以零層(Alignment Mark)曝光..........13
2.2  定義主動區..................................13
2.3  HfOxNy閘介電層沉積及退火處理................14
2.4  金屬電極沉積................................15
3  電性量測..........................................16
3.1  金氧半電晶體的量測..........................16
3.2  金氧半電容的量測............................17
4  材料分析..........................................18

第三章   不同的氮處理應用於高介電係數HfOxNy
            閘極電層MOS元件的相關特性研究
1  研究動機..........................................26
2  製程與量測........................................28
2.1  製程條件....................................28
2.2  量測參數....................................28
3  實驗結果與討論....................................30
3.1爐管氨處理與應用電漿表面處理(PIII)對HfOxNy介電層的比較...................................................30
3.2 沉積介電層前後使用電漿沉浸式離子佈植(PIII)的比較.....................................................35
4   結論.............................................37
第四章   對介電層為SiO2作不同界面氮化處理搭
       配HfTaN閘電極之金氧半電晶體特性研究

1  研究緣由與目的....................................57
1.1  研究緣由....................................57
1.2  研究目的....................................59
2  製程與量測........................................59
2.1  製程條件....................................59
2.2  量測參數....................................60
3  實驗結果與討論....................................62
3.1  沉積介電層前的表面氮化處理與沉積介電層後的氮化處理對NOSFET元件之初始特性的影響.........................62
3.2  沉積介電層前的表面氮化處理與沉積介電層後的處理對
           NMOSFET元件之可靠度的影響...................65
4  結論..............................................69

第五章  對介電層為HfOxNy作不同界面處理
     搭配HfTaN閘電極之金氧半電晶體特性研究

1  研究緣由與目的....................................87
1.1  研究緣由....................................87
1.2  研究目的 ...................................89
2 製程與量測.........................................89
2.1  製程條件....................................89
2.2  量測參數....................................90
3 實驗結果與討論.....................................92
3.1  沉積介電層前堆疊Base Oxide 10Å與沉積介電層後作PIII treatment對NMOSFET元件之初始特性的影響............92
3.2  沉積介電層前堆疊Base Oxide 10 Å與沉積介電層後作PIII treatment處理對NMOSFET元件之可靠度的影響..........95
4  結論.............................................100

第六章  結論
1  結論.............................................119
參考文獻..............................................122

                                

[1] T. P. Ma, IEEE Trans. Electron Devices, vol. 45, p. 680, March 1998.
[2] H.-J.Cho et al., IEDM Tech.Dig.,pp.865-868,2000.
[3] B.H.Lee et al., IEDM Tech.Dig.,p.39,2002.
[4] Z.Luo et al ., IEEE Symp. on VLSI Technology Tech.Dig.,p.135,2001.
[5] R.Choi et al., IEEE Symp. on VLSI Technology Tech.Dig.,pp.15-16,2001.
[6] K.Onishi et al., IEEE Symp.on VLSI Technology Tech.Dig.,
pp.131-132,2001
[7] H.-J.Cho et al., IEDM Tech.Dig.,pp.655-658,2001.
[8] W.J.Zhu et al., IEEE Electron Device Letters vol 25, NO.2 pp.89-91,2004.
[9] S.i.Takagi et al., IEEE Trans.Electron Devices, vol.41, NO.12,pp.2357-2362,1994.
[10] Stanley Wolf, Silicon Processing for The VLSI Era,vol.3,1995.
[11] S.C.Song et al., IEEE Symp.on VLSI Technology Tech.Dig., pp.137-138.1999.
[12] H.R.Soleimani et al., Journal of The Electrochemical Scoiety,Vol.142,p.L132,1995.
[13] C.T.Liu et al ., IEEE Symp. on VLSI Technology Tech.Dig.,p.18,1996.
[14] C.T.Liu et al., IEDM Tech.Dig.,p.499,1996.
[15] A.Furukawa et al., IEEE Symp.on VLSI Technology Tech.Dig.,p.62,1996.
[16] 黃清鴻,”HfOxNy閘介電層內氮含量分佈與矽基板退火對金氧半
電容元件電特性之影響”，國立清華大學工程與系統科學研究所，p.29,2004.
[17] D.K.Schroder, Semiconductor Material and Device Characterization, 2nd ed., John Wiley & Sons New York, 1998.
[18] P. Pan et al., Appl. Phys. Lett.,vol 47, pp.473-475, 1985.
[19] 黃清鴻,”HfOxNy閘介電層內氮含量分佈與矽基板退火對金氧半
電容元件電特性之影響”，國立清華大學工程與系統科學研究所，P.80,2004.
[20] H. Yamashita et al., IWGI ,pp.224-225,2001.
[21] R. H. et al., IEEE J. Solid State Circuits, vol.SC-9, p.256, 1974.
[22] S. H. Lo et al., IBM J. Res. Develop., vol.43, No.3, p.327, 1999.
[23] C. Y. Wong et al., IEEE International Electron Devices Meeting (IEDM '88), San Francisco, p.238, 1988.
[24] J. R. Pfiester et al., IEEE Trans. On Electron Devices, vol. 37, No. 8, pp. 1842-1851, August 1990.
[25] G. J. Hu et al., IEEE Trans. Electron Devices, vol.ED-32, No.3,p.584,1985.
[26] J. R. Pfiester et al., IEEE Trans. Electron Devices, vol.ED-37,p.1842, 1990.
[27] K. A. Ellis et al., J. Electrochem. Soc. vol.145, p.2068, 1998.
[28] ITRS, Semiconductor Industry Assoc., 2000
[29] Q. Lu et al., in Proc. Symp. VLSI Technology, p.72, 2000.
[30] H. Wakabayashi et al., IEEE Trans. Electron Devices, ED-48,No.10,p.2363, 2001.
[31] R. lin et al., IEEE Electron Devices Letter, vol.23, No.1, p.49,2002.
[32] H. Zhong et al., in IEDM Tech. Dig. p.432, 2001.
[33] D. G et al., IEDM Tech. Dig., p. 616 ,2001.
[34] I. Polishchuk et al., IEEE Electron Devices Letter, vol.23, No.4,p.200, 2002.
[35] C. F. Huang et al., IEEE Electron Devices Letter, vol.24, No.3,pp.153-155, 2003.
[36] J. H et al., IEEE Electron Devices Letter, vol.24, No.10, pp.631-633,2003.
[37] 王子朕,”HfTaN薄膜之製備及作為MOS元件閘電極之特性研
究”，國立清華大學工程與系統科學研究所，P.26,2005.
[38] S.Tsujikawa et al., IEEE Symp. on VLSI Technology Tech.Dig., pp.202-203,2002.
[39] C.S.Lai et al., JJAP,vol.37,pp.5507-5509,1998.
[40] C.G.Parker et al., IEEE Electron Devices Letter, vol.19, No.4,p.106,1998.
[41] H.M.Bu et al., IEEE International Reliability Physics Symp.,pp.591-592,2004.
[42] C.S.Kang et al., IEEE Trans. Electron Devices, vol.51, No.2,pp.220-226,2004.
[43] 王子朕,”HfTaN薄膜之製備及作為MOS元件閘電極之特性研
究”，國立清華大學工程與系統科學研究所，P.61,2005.
[44] Stanley Wolf,Silicon Processing for The VLSI Era,Vol.1,p.337,1995.
[45] B.Maiti et al., IEDM Tech.Dig.,pp.651-653,1997.
[46] M.Bhat et al., IEDM Tech.Dig.,pp.329-332,1994.

全文公開日期本全文未授權公開 (校內網路)
全文公開日期本全文未授權公開 (校外網路)

簡易檢索 / 詳目顯示

相關論文