使用斜坡取樣法之峰值量測及保持電路｜國立清華大學博碩士論文庫

簡易檢索 / 詳目顯示

回結果列表

研究生：	林健仁 Lin, Chien-Jen
論文名稱：	使用斜坡取樣法之峰值量測及保持電路 A Peak Detect and Hold Circuit Using Ramp Sampling Approach
指導教授：	周懷樸 Chou, Hwai-Pwu
口試委員:
學位類別：	碩士 Master
系所名稱：	原子科學院 - 工程與系統科學系 Department of Engineering and System Science
論文出版年：	2009
畢業學年度：	98
語文別：	中文
論文頁數：	71
中文關鍵詞：	取樣與保持電路、峰值檢測
外文關鍵詞：	sample and hold, peak detector
相關次數：	點閱：61 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

峰值檢測電路由於輸入訊號抵達峰值時，須經由判斷確認輸入訊號抵達峰值來使電路保持峰值電壓，如此在輸入訊號急遽變化時，則判斷所需的延遲時間會造成一峰值誤差，一般峰值檢測電路可分為兩種量測峰值的方法，可區分為由OP控制取樣與保持電路之峰值檢測法，及採用整流元件組成之峰值檢測法，前者由判斷峰值所造成之延遲時間會讓輸出峰值電壓隨著輸入訊號下降，後者由於利用整流元件導通時來充電，而判斷峰值所需之延遲時間會造成超越電位，所以這兩種峰值檢測法的精確度因此而受到了限制，本文針對此缺點來設計新的架構，使輸出峰值電壓不敏感於判斷峰值所延遲之時間，在此利用兩個不同斜率之斜坡來產生兩組取樣訊號，再經由兩組取樣與保持電路來取得輸入訊號之兩個不同時間點之電位，來判斷出峰值訊號，使得峰值檢測電路能量測急遽變化之訊號，且可避免超越電位，及不敏感於判斷峰值所需之延遲時間，最後本文電路採用台積電TSMC 0.18μm 1p6m的製程，模擬改進之後，在輸入訊號達峰值時間 1μs，其輸出峰值誤差低於1mV以內。

摘要………………………………………………………………………i
誌謝………………………………………………………………………ii
目錄……………………………………………………………………iii
表目錄…………………………………………………………………viii
圖目錄……………………………………………………………………ix
第一章    緒論…………………………………………………………1
1.1 研究動機……………………………………………………………1
1.2 晶片規格……………………………………………………………2
1.3 論文架構……………………………………………………………3
第二章    文獻回顧……………………………………………………………………4
2.1 取樣及保持電路……………………………………………………4
    2.1.1開路型取樣及保持電路………………………………5
    2.1.2閉路型取樣及保持電路………………………………6
2.2 取樣開關……………………………………………………………7
    2.2.1 速度考量……………………………………………8
    2.2.2 精確度考量…………………………………………9
2.3 OP控制取樣及保持電路之峰值檢測法……………………………12
2.4 電流鏡組成之整流器………………………………………………13
2.5由整流元件組成之峰值檢測法……………………………………13
2.6 非理想操作之討論…………………………………………………16
    2.6.1整流元件組成之峰值檢測法誤差計算……………16
    2.6.2 OP控制取樣保持電路之峰值檢測法誤差計算……18
    2.6.3 比較與分析…………………………………………20
第三章    脈衝峰值檢測器之設計與考量……………………………22
3.1 使用斜坡取樣法之操作……………………………………………22
3.2 電路架構……………………………………………………………24
3.3取樣與保持電路……………………………………………………27
3.4比較器元件…………………………………………………………29
3.5電流源的供應………………………………………………………30
3.6斜坡產生器…………………………………………………………31
3.7觸發電路的設計……………………………………………………32
3.8電路的實現…………………………………………………………34
第四章    電路模擬結果與分析……………………………………………………35
4.1取樣與保持電路模擬結果…………………………………………35
4.2 比較器模擬結果……………………………………………………38
4.3 斜坡產生器模擬結果………………………………………………40
4.4 觸發電路模擬結果…………………………………………………41
4.5 使用斜坡取樣法之峰值量測及保持電路模擬結果………………43
第五章    電路佈局與量測規劃……………………………………………………47
5.1 電路設計流程………………………………………………………47
5.2 電路佈局與後模擬…………………………………………………48
5.2.1 比較器佈局…………………………………………………48
5.2.2 斜坡產生器佈局……………………………………………49
5.2.3 電流源佈局…………………………………………………50
5.2.4 使用斜坡取樣法之峰值量測及保持電路佈局……………51
        5.3 量測環境規劃…………………………53
第六章    結論與建議……………………………………………55
參考文獻………………………………………………………………………57
附錄一 使用OP控制取樣與保持電路之峰值檢測法模擬結果…………………58
附錄二 使用整流元件組成之峰值檢測法模擬結果……………………………59
附錄三 國家晶片系統中心下線晶片審查結果建議回覆…………………………60

                                

[1] M. N. Ericson and M. L. Simpson, “A Low-Power, CMOS Peak Detect and Hold Circuit for Nuclear Pulse Spectroscopy,” IEEE Trans. Nucl. Science, Vol. 42(4) 724-728 (1995).
[2] 蘇彥熒, “使用金氧半影像感測器之平行處理遞迴式12位元數位類比轉換器”,NCKU 2005 碩士論文
[3] 李志豪, “二階管線化迴圈式類比數位轉換器之研究”, NTHU 2009 碩士論文
[4] 林孟勇, ”脈衝信號峰值取樣與保持電路設計”,NTHU 2002 碩士論文
[5] P. Y. Chang and H.P. Chou, “A High Precision Peak Detect Sample and Hold Circuit,” 2006 IEEE Nuclear Science Symposium Conference Record, Vol. 1, 329-331, Oct. 2006.
[6] S. Caccia and G. Bertuccio, “A 60uW High Linearity CMOS Peak-Stretcher / Discriminator,” IEEE Trans. Nucl. Science, Vol. 54, No. 3, Jun. 2007.
[7] G. De Geronimo, P. O’Connor, and A. Kandasamy, “Analog CMOS Peak Detect and
Hold Circuits. Part 1. Analysis of the Classical Configuration, ” Nucl. Instrum. Methods
Phys. Res. A, Vol. A484, 533–543, (2002)
[8] B. Razavi, “Design of Analog CMOS Intergated Circuit,”McGraw-Hill Companies Inc.,2001

全文公開日期本全文未授權公開 (校內網路)
全文公開日期本全文未授權公開 (校外網路)

簡易檢索 / 詳目顯示

相關論文