在現今資訊發達的時代，資訊安全、通訊安全非常重要，餘數系統(residue number system簡稱RNS)常常用來運用在數位訊號處理器(digital signal processor 簡稱DSP)，在資訊安全方面也常用在密碼系統(cryptosystem)。
2n+1餘數乘法器、2n餘數乘法器和2n-1餘數乘法器為最常用到的餘數系統，大多其它研究，針對面積跟速度做比較，現今大多架構都是原自其架構。
近來有企業發展出一百美金低價電腦，如果要構成低價電腦主要原因是要面積低使其成本下降，至於速度為次要考量，而我們這篇論文也是想要其面積跟成本降低，所以我們想到用漣漪式餘數系統(ripple residue number system)，這樣可以降低其面積跟成本，其可降低原因是我們沒有用餘數前瞻進位加法器(The modulo carry lookahead adder簡稱MCLA)，如果用餘數前瞻進位加法器會多增加其邏輯閘來算其進位，所以他的面積跟成本會比較高，根據於此提出我們這篇論文架構。
在本篇論文先描述餘數系統如何計算，再來介紹以前的論文架構，這篇1995年論文有提出2n+1餘數乘法器和2n-1餘數乘法器，其中它設計餘數前瞻進位加法器(The modulo CLA-adder簡稱MCLA)觀念是來自進位先做的想法，再加上其乘法器做成餘數乘法器為大多數論文餘數系統架構的主軸，所以我們改良此篇，化簡加法器(Ripple full adder簡稱RFA)及設計加減法器(Full adder and full subtractor簡稱RFAS) ，最後完成漣漪式餘數系統。
我們使用Synopsys公司所發展的design compiler作為合成工具，由模擬結果可知我們面積大約可節省17%，功率消耗大約可節省11%，且速度並沒有增加。

[1] C. Efstathiou and H.T. Vergos. “Modified Booth Modulo (2n-1) Multiplier”, IEEE Trans. Comput, Vol. 53 pp 370 - 374, 2004.
[2] C.-F. Ku, “Modified（2n ± 1）RNS Multipliers”, MS Thesis, RDIC, National Tsing Hua University, 2007.
[3] Y. T. Pai, Y. K. Chen, “The fastest carry lookahead adder,” Proc. IEEE Int’l Workshop on Electronic Design, Test and Applications, pp. 434-436, 2004.
[4] A. S. Ashur, M. K. Ibrahim, A. Aggon, “Novel RNS structures for the moduli set (2n-1, 2n, 2n+ 1) and their application to digital filter implementation”, Signal Processing, vol. 46, pp.331-343, Oct. 1995.
[5] J. McClellan, “Hardware realization of Fermat number transform”, IEEE Trans. Acoust. Speech Signal Processing, Vol. 24, pp. 216-217.No. 3, June 1976.
[6] C. Efstathiou Vergos, H.T., Dimitrakopoulos G. and Nikolos. D., “Efficient Diminished-1 Modulo 2n + 1 Multipliers”, IEEE Trans. Comput, Vol 54, pp 491 - 496, 2005.
[7]Z. Wang, G.A. Jullien and W.C. Miller, “An Algorithm for Multiplication Modulo (2N-1)” Signals, Systems and Computers, Vol 2, pp 956 - 960, Nov. 1995.
[8]Bin Chen, http://chinese.engadget.com/2005/12/26/cn-engadget-com -100-usd-laptop-roudup, Dec, 1995.
[9] http://wiki.laptop.org/go/Main_Page, April 2007.
[10] I. Koren, Computer Arithmetic Algorithm, Prentice-Hall, NY, 1993.
[11] K. Hwang, Computer Arithmetic: Principles, Architecture, and Design, John Wiley & Sons, NY, 1979.

[12] T. Y. Chang, J. R. Huang, H. Y. Lo, P. S. Wang, and K. Yang, “The On-the-fly Circuits That Can Be Applied to Array Multiplier and Fast Gray Code Adder” Proc. 43rd IEEE Midwest Symp. on Circuits and Systems, Lansing MI, vol.1 pp342 - 345, Aug ,2000.
[13] C. Y. Huang, “Carry Through-Modified Carry Look-ahead Adder”, MS Thesis, RDIC, National Tsing Hua University, 2007.