動態電壓頻率調整之電子系統層多核心模擬平台與軟體通訊應用程式介面

簡易檢索 / 詳目顯示

回結果列表

研究生：	許廷碩 Hsu, Ting-Shuo
論文名稱：	動態電壓頻率調整之電子系統層多核心模擬平台與軟體通訊應用程式介面 A DVFS Many-core ESL Simulation Platform with Software Communication API
指導教授：	劉靖家 Liou, Jing-Jia
口試委員:	陳添福黃稚存黃俊達劉靖家
學位類別：	碩士 Master
系所名稱：	電機資訊學院 - 電機工程學系 Department of Electrical Engineering
論文出版年：	2011
畢業學年度：	100
語文別：	英文
論文頁數：	59
中文關鍵詞：	電子系統層、多核心
相關次數：	點閱：3 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

因為耗能效率(power efficiency)，可擴展性(scalability) 和可調整性(adaptability)，多核心(multi-/many-core)系統已經成為近來之趨勢。當設計一多核心系統之初期，電子系統層(electronic system level, ESL)模型經常用來模擬多核心系統。透過提高抽象層級(abstraction level)隱藏系統複雜的細節，電子系統層模擬技術相當適合用於系統早期的架構探索(architecture exploration)以及軟硬體共同設計(hardware/software co-design)。
在這篇論文中，我們用SystemC語言建立了一個電子系統層之多核心模擬平台。此模擬平台包含十六顆處理元件(processing element)核心，並使用晶片上網路(network-on-chip, NoC)作為連結。我們也設計了一組軟體通訊應用程式介面(application programming interface, API)，提供給軟體開發者撰寫可執行於此多核心模擬平台之平行化程式。我們會展示實際平行程式執行的性能分析，以及我們通訊應用程式介面的傳輸效率。
此外，我們將上述之電子系統層多核心模擬平台修改為一個廣域非同步區域同步(globally-asynchronous locally-synchronous, GALS)系統，每個處理元件、每個晶片上網路之交換器(switch)、每個網路介面單元(network interface unit)都可以執行於不同的時脈週期。同時我們也在此模擬平台建立了功率模型，因此我們可用以模擬動態電壓頻率調整(dynamic voltage and frequency scaling, DVFS)下系統之性能與功率消耗。

Contents
Introduction 8
1 Motivation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2 Thesis Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Background 10
1 SystemC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2 OSCI TLM-2.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
3 ArchC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
4 OpenRISC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
5 Open Core Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
6 Arteris NoC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Proposed ESL Many-core Platform 16
1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2 Network-on-Chip . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
3 External Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
4 Processing Elements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
4.1 Architecture of Processing Elements . . . . . . . . . . . . . . . . . . . . . 20
4.2 ESL Modeling for Processing Elements . . . . . . . . . . . . . . . . . . . 22
5 Inter-PE Communication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
5.1 Burst-mode Data Transfer . . . . . . . . . . . . . . . . . . . . . . . . . . 24
5.2 Single-mode Data Transfer . . . . . . . . . . . . . . . . . . . . . . . . . . 24
6 Communication Units . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
6.1 PE-to-PE Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
6.2 DMA Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
7 Software Communication Library . . . . . . . . . . . . . . . . . . . . . . . . . . 29
7.1 Communication API for PE-to-PE . . . . . . . . . . . . . . . . . . . . . . 30
7.2 Communication API for DMA . . . . . . . . . . . . . . . . . . . . . . . . 30
DVFS Framework and Power Modeling 32
1 Multiple Clock Domain Framework . . . . . . . . . . . . . . . . . . . . . . . . . 33
2 Power Modeling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
2.1 PE Power Modeling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
2.2 NoC Power Modeling . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3 Voltage Scaling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
4 Voltage Tuning Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Experimental Results 39
1 Communication Efficiency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
1.1 Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
1.2 Throughput . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
2 Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
2.1 Odd-Even Sort . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
2.2 JPEG Encoder . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
2.3 Object Tracking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3 Power Model Validation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Conclusions and Future Work 55
1 Conclusions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
2 Future Work . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

                                

Bibliography
[1] “ITRS 2010. The International Technology Roadmap for Semiconductors”,
http://www.itrs.net.
[2] S. Borkar, “Thousand Core Chips—A Technology Perspective”, in Proc. IEEE/ACM Design
Automation Conf. (DAC), 2007, pp. 746–749.
[3] D. N. Truong,W. H. Cheng, T. Mohsenin, Z. Yu, A. T. Jacobson, G. Landge, M. J. Meeuwsen,
C. Watnik, A. T. Tran, Z. Xiao, E. W. Work, J. W. Webb, P. V. Mejia, and B. M. Baas, “A
167-Processor Computational Platform in 65 nm CMOS”, in Proc. IEEE Int. Solid-State Cir.
Conf. (ISSCC), 2009, vol. 44, pp. 1130–1144.
[4] T.-S. Yu, “An Energy and Timing Model for NoC with DVFS Links and its Application of
Energy Optimization”, Master’s thesis, National Tsing-Hua University, Electrical Engineering
Department, 2011.
[5] Open SystemC Initiative, “IEEE Standard SystemC Language Reference Manual”, IEEE Std
1666-2005, pp. 1–423, Mar. 2006.
[6] D. C. Black, J. Donovan, B. Bunton, and A. Keist, SystemC: From the ground up, Springer
Verlag, 2009.
[7] Open SystemC Initiative, OSCI TLM 2.0 Language Reference Manual, July 2009.
[8] The ArchC Team, The ArchC Architecture Description Language v2.0 Reference Manual,
Aug. 2007.
[9] D. Lampret, C.-M. Chen, M. Mlinar, J. Rydberg, M. Ziv-Av, C. Ziomkowski, G. McGary,
B. Gardner, R. Mathur, and M. Bolado, OpenRISC 1000 Architecture Manual rev 1.3, May
2006, http://opencores.org/or1k/Main Page.
[10] Open Core Protocol International Partnership, Open Core Protocol Specification Release 2.2,
Jan. 2007.
[11] Arteris S.A., NoC Solution 1.16 NoCcompiler User’s Guide, Feb. 2009.
[12] Arteris S.A., NoC Solution 1.16 NoCexplorer User’s Guide, Feb. 2009.
[13] Arteris S.A., NoC Solution 1.16 NoC Transaction and Transport Protocol Technical Reference,
Feb. 2009.
[14] Arteris S.A., NoC Solution 1.16 OCP Network Interface Units Technical Reference, Feb.
2009.
[15] Arteris S.A., NoC Solution 1.16 Packet Transport Units Technical Reference, Feb. 2009.
[16] J. Bennett, “Building a Loosely Timed SoC Model with OSCI TLM 2.0 - A Case Study Using
an Open Source ISS and Linux 2.6 Kernel”, http://www.embecosm.com/appnotes/ean1/ean1-
tlm2-or1ksim-2.0.html, May 2010.
[17] U. Rudolf, WISHBONE DMA/Bridge IP Core, Jan. 2002,
http://opencores.org/project,wb dma.
[18] “NanGate FreePDK45 Generic Open Cell Library”,
http://www.si2.org/openeda.si2.org/projects/nangatelib.
[19] Inc. Artisan Components, “TSMC 0.13μm (CL013G) Process 1.2-Volt SAGE-XTM Standard
Cell Library Databook”, Release 2.6, Jan. 2004.
[20] M. Phillips, “Array Sorting”, http://homepages.ihug.co.nz/ aurora76/
Malc/Sorting Array.htm.
[21] ISO/IEC IS 10918-1, “Information technology – Digital compression and coding of
continuous-tone still images: Requirements and guidelines”, 1994.
[22] ISO/IEC IS 10918-2, “Information technology – Digital compression and coding of
continuous-tone still images: Compliance testing”, 1995.
[23] ISO/IEC IS 10918-3, “Information technology – Digital compression and coding of
continuous-tone still images: Extensions”, 1997.
[24] ISO/IEC IS 10918-4, “Information technology – Digital compression and coding of
continuous-tone still images: Registration of JPEG profiles, SPIFF profiles, SPIFF tags,
SPIFF colour spaces, APPn markers, SPIFF compression types and Registration Authorities
(REGAUT)”, 1999.
[25] Y.-F. Hung, S.-Y. Tseng, C.-T. King, H.-Y. Liu, and S.-C. Huang, “Parallel Implementation
and Performance Prediction of Object Detection in Videos on the Tilera Many-Core Systems”,
in Proc. International Symposium on Pervasive Systems, Algorithms, and Networks
(ISPAN), Dec. 2009, pp. 563–567.

全文公開日期本全文未授權公開 (校內網路)
全文公開日期本全文未授權公開 (校外網路)

簡易檢索 / 詳目顯示

相關論文