本論文主要在於研究奈米銅導線的製作及量測方式，利用電子束微影的技術在非晶矽上定義出我們想要成長的銅線及電極位置，再利用置換方法，鍍製成銅奈米線。
我們製作了兩種結構來配合電性量測，其一為線寬0.1μm間距為1μm之圖形，非晶矽以低壓化學氣相沈積系統(LPCVD)生長。當奈米銅線置換出來後，在一端濺鍍(sputtering)4000埃的銅電極，然後以此樣品在原子力顯微鏡(AFM)下做電性量測，低壓化學氣相沈積生長之非晶矽經銅置換後的電阻率為2.29×10-3Ω-cm，此法因接觸電阻較大，測量上有誤差。在第二種結構上，電極與奈米線一次置換成銅膜及線，同時使用離子佈植技術將電極底下區域佈植成導電區，以避免銅膜電極不連續時所形成的量測誤差，此法測量的電阻率為1.13×10-4Ω-cm。若非晶矽由電漿輔助化學氣相沈積系統(PECVD)生長，可得到較平整的銅線表面，由原子力顯微鏡測量其置換後銅線阻率可達2.23×10-4Ω-cm。同時，我們也有做奈米銅導線的歐傑電子顯微鏡分析，觀察到銅奈米線內的含氧量頗高，這也會造成我們的奈米銅導線的電阻率比較高,穿隧式電子顯鏡也證實銅奈米線的存在，且銅晶粒大小約為50nm。

[1] Tomonori AKAI, “Fabrication process of fine electrodes using shadow mask evaporation and tip-induce local oxidation”, Jpn. J. Appl. Phys. Vol. 41 (2002) pp.4883-4886 Part 1, No.7B, July 2002
[2] Stephen B, “Making electrical contact to nanowires with a think oxide coating” , Nanotechnology 13 (2002) 653–658
[3] E. M. Toimil Molares, “Electrical characterization of electrochemically grown single copper nanowires” , Appl. Phy. Letter Vol.81, No.13, MARCH 2003
[4] 王宣凱 “ Novel Seed Layer for Cu Metallization”, 國立清華大學電子工程研究所碩士論文, 2001
[5] 黃意文 “Electroless deposition for via filling”, 國立清華大學電子工程研究所碩士論文, 2002
[6] 張宏達 “ The fabrication of Cu nanowires”, 國立清華大學電子工程研究所碩士論文, 2003
[7] 朱育宏 “Study of Thermal Flow Processes and Deep Sub-micron of Metal Salicided Gate Processes by Electron Beam Lithograpy”, 國立清華大學電子工程研究所碩士論文, 2003
[8] 羅正忠, 張鼎張 “半導體製程技術導論”, 台灣培生教育出版股份有限公司 92年1月 汪建民等, ”材料分析”
[11] A. Schiltz, J. F. Terpan, S. Brun, and P. J. Pantiez, Microelec. Eng., 30, p.283 ,1996.
[12] Nonogaki, S., Ueno, T., and Ito, T., Microlithography Foundamentals in Semiconductor Devices and Fabrication Technology, Marcel Dekker, New York, pp202, 1998.
[13] C. H. Lin, S. D. Tzu, and Anthony Yen. Microelec. Eng., 46, pp.58, 1999
[14] L. J. Chen, I. W. Wu, J. J. Chu, and C. W. Nieh, Appl. Phys. 63, 2778, 1998.
[15] Lee, H. D. Wang, “A Cu seed layer for Cu deposition on silicon”, Solid-State Electronics, Vol. 41, No. 5, 1997, p. 695
[16] DIETER K. SCHRODER, “Semiconductor Material and Device Characterization”
[17] 汪建民等, ”材料分析”