簡易檢索 / 詳目顯示

回結果列表
研究生： 郭晉榮
Jin-Rong Kuo
論文名稱： 橫向高電壓4H-SiC PN 二極體設計與製作
The Design and Fabrication of Lateral High Voltage 4H-SiC PN Diode
指導教授： 黃智方
Chih-Fang Huang
口試委員:
學位類別： 碩士
Master
系所名稱： 電機資訊學院 - 電子工程研究所
Institute of Electronics Engineering
論文出版年： 2007
畢業學年度： 95
語文別： 中文
論文頁數： 102
中文關鍵詞： 高功率 、高電壓 、橫向 、二極體
外文關鍵詞： high power, high voltage, lateral, diode
相關次數： 點閱：2  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 本篇論文重點為實驗出4H-SiC橫向高電壓的PN二極體，元件設計中結合超接面理論及降低表面電場的結構，目的為降低導通電阻及提高崩潰電壓。並且結合semi-insulating基板，目的為避免基板助長空乏效應。在光罩的設計上，利用繪圖軟體Laker，設計不同的漂移區及不同的場平板長度，並且元件採用對稱化設計，節省晶片面積。在製程步驟上，利用RIE製程形成元件的絕緣區域，並且使用模擬軟體，模擬離子佈植的摻雜量及能量，及使用快速熱退火製程形成元件歐姆接點，最後蒸鍍鋁金屬形成金屬接點及場平板。在量測結果上，元件的導通電阻隨漂移區長度及傳導長度增大而增大。由反向回覆特性的量測發現元件的特性接近主要載子元件，在與順向導通特性的溫度效應的結果比較，可以發現當溫度上升時，電阻隨溫度上升而上升，由這個結果也可以驗證元件為多數載子。在崩潰電壓的量測上，崩潰電壓隨漂移區長度及傳導長度增大而增大，場平板的設計在元件中也可以看到效果，最後在評比效能的BFOM值上，最佳可達20MW/cm2。

    Abstract

    In this thesis, we fabricate a 4H silicon carbide (SiC) lateral by applying super junction theory and reducing surface field structure to reduce specific on-resistance and enhance breakdown voltage. In addition, we combine semi-insulating substrate to reduce substrate- assisted-depletion effect. By using painting software Laker to design different drift region length and field plate length on the mask and design symmetrically to save wafer area. About the manufacturing process, isolation region were formed by reactive ion etch (RIE) first, then use trim (software) to imitate ion implant does and energy. Third, to form ohmic contacts by rapid thermal anneal (RTA). Finally, evaporating metal pad to develop metal contact and field plate.
    The measurement results show that the on-resistance will enlarge with the increase of drift region length and transverse length. The results of reverse recovery characteristics test reveals characters of device are similar to majority carrier devices. In addition, one can find that the on-resistance will rise while temperature is rising; therefore, this result is very different form the traditional carrier devices. For the results of breakdown voltage measurement, breakdown voltage will also enlarge with the increase of drift region length and transverse length. The design of field plate also operates effectively in the device. Finally, the best value of Baliga Figure of Merit (BFOM) can reach to 20MW/cm2.

    目錄 摘要……………………………………………………………………….I 致謝…………………………………………..…………………………III 目錄………………………………………………………………..........V 圖目錄…………………………………………………………….VIII 表目錄…………………………………………………………….XIII 第一章 序論……………………………………………1 1.1 前言…………………………………………………………….1 1.2碳化矽材料簡介………………………………………………3 1.3 研究動機與文獻回顧…………………………………………5 1.4 研究方向簡介與論文架構…………………………………15 第二章 橫向高電壓元件基本原理介紹………..……………16 2.1 元件崩潰機制…………………………………………………….16 2.1.1基納崩潰(zener breakdown)……………………………….16 2.1.2累增崩潰(avalanche breakdown)………………………….17 2.2 降低表面電場結構………………………………………………19 2.2.1 RESURF……………………………………………………19 2.2.2 場平板(field plate)原理…………………………………21 2.3 超接面(super junction, SJ)基本結構與原理……………………23 2.4 Silicon on Insulator(SOI)基本結構與原理………………………26 第三章 元件光罩設計及製作……………………………….29 3.1 元件光罩設計………………………………………………29 3.2 元件製作………………………………………………………32 3.3 製程問題與解決方法…………………………………………...45 3.3.1 碳化矽蝕刻及阻障層的選擇................................................45 3.3.2 定性描述RTA對歐姆接觸的影響…………………………49 第四章 元件量測及分析…………………………………….….53 4.1 順向導通特性……………………………………………………54 4.1.1 常溫順向導通特性…………………………………………54 4.1.2 順向導通的溫度效應……………………………………60 4.1.3 萃取p和n基板片電阻……………………………………62 4.2 元件崩潰電壓…………………………………………………..68 4.2.1 程式撰寫與量測系統建置…………………………………68 4.2.2 崩潰電壓量測………………………………………………69 4.3 關閉復合暫態…………………………………………………...71 第五章 結論與未來研究方向………………………………77 5.1 結論……………………………………………………………...77 5.2 未來研究方向…………………………………………………79 參考文獻………………………………………………………81 附錄A 元件製程步驟………………………………………84 圖目錄 圖1-1 碳化矽單位晶格結構…………………………………………3 圖1-2 碳化矽材料三種可能的堆疊方式…………………………4 圖1-3 semi-SJ MOSFET結構的剖面圖及電場分佈………………7 圖 1-4 利用SJ區域中不平衡電荷消除基板助長空乏的效應………8 圖 1-5 SJ-LDMOS實現在SOS上的結構圖…………………………9 圖1-6 2.6kV 4H-SiC LDMOS在半絕緣基板………………………..9 圖1-7 Double RESURF的6H-SiC Lateral MOSFET……………11 圖1-8 降低導通電阻Double RESURF結構………………………11 圖1-9 降低導通電阻buried-p RESURF結構………………………12 圖1-10 Lateral 4H-SiC MOSFET的剖面圖………………………….13 圖1-11 Lateral High Voltage 4H-SiC PN Diode剖面圖……………13 圖1-12 模擬Lateral High Voltage 4H-SiC PN Diode導通特性……14 圖1-13 模擬元件效能比較圖………………………………………..14 圖2-1 逆向偏壓PN接面中基納崩潰機制…………………………17 圖2-2 逆向偏壓的PN接面之中累增崩潰的過程…………………19 圖2-3 (a)磊晶層厚度為d1的表面電場；(b)磊晶層厚度為d2時的表面電場分佈；(c) RUSURF理想的表面電場分佈磊晶層厚度為d3.........................................................................................20 圖2-4 (a)不同偏壓在field plate上對空乏區曲率的影響；(b) field plate在平坦接面上…………………………………………22 圖2-5 (a) SJ元件逆向偏壓時空乏區分佈情況；(b) SJ元件逆向偏 壓時電場分佈；(c) SJ元件逆向偏壓時電位分佈；(d) 電荷 平衡對SJ元件崩潰電壓的影響……………………………23 圖2-6 (a)傳統的SOI橫向DMOS結構；(b)崩潰電壓對不同SOI厚 度和三種埋藏氧化層厚度所做的比較……………………27 圖3-1 橫向高電壓PN光罩製作與其用途…………………………29 圖3-2 (a)元件光罩在2×2cm晶片上的Layout圖形；(b) 元件光罩設計實際的Layout圖形；(c) 橫向高電壓PN二極體元件對稱結構Layout圖形…………………………………………30 圖3-3 4H-碳化矽二吋晶圓及結構示意圖…………………………32 圖3-4 (a)萃取基板摻雜濃度結構；(b) C-V量測碳化矽 n-type的結果……………………………………………………………33 圖3-5 (a)第一道黃光微影製程後對準區域的圖案；(b)第一層對準區域的蝕刻深度表面輪廓…………………………………34 圖3-6 (a)第二層光罩濕蝕刻鋁後對準及元件的情形；(b)第二層光罩量測深蝕刻區域的蝕刻深度；(c)第三層光罩濕蝕刻後對準情況；(d)第三道製程，元件絕緣區域的表面輪廓；(e)第三道光罩乾蝕刻後晶片表面均勻度分佈……………………36 圖3-7 (a) N+摻雜濃度模擬結果；(b)經過Nitrogen離子佈植過後 晶片的情況..............................................................................40 圖3-8 (a) p＋摻雜濃度模擬結果；(b) P＋離子摻雜所需阻障氧化層的 厚度模擬…………………………………………………42 圖3-9 重複第四層光罩黃光微影製程後及蒸鍍Ni/Ti金屬之後的元件情況......................................................................................43 圖3-10 重複第五層光罩黃光微影製程後及蒸鍍Ni/Al/Ti金屬之後 的元件情況..............................................................................44 圖3-11 RTA升溫曲線及RTA後元件情況…………………….……44 圖3-12 元件完成後的情形..................................................................45 圖3-13 蕭基接觸(a)及歐姆接觸(b)能帶圖及其I-V特性…………...50 圖3-14 分別為950℃、1000℃、1050℃，Al/Ti金屬RTA過後的表 面情況………………………………………………………..50 圖3-15 Al/Ti 金屬1100℃ RTA過後的表面情況…………………...51 圖3-16 RTA後毆姆接觸量測結果…………………………………..52 圖3-17 RIE製程改善RTA後鋁蒸發導致漏電流的前後比較圖…...52 圖 4-1 元件結構剖面圖…………………………………………….53 圖 4-2 R1和R2順向偏壓的I-V特性曲線比較圖…………………54 圖 4-3 R1的I-V特性曲線對數座標圖……………………………55 圖 4-4 R2的I-V特性曲線對數座標圖……………………………...55 圖 4-5 R1固定Lg=3μm針對不同Ld所做的JA-V比較圖…………56 圖 4-6 R2固定Lg=3μm針對不同Ld所做的JA-V比較圖…………56 圖 4-7 萃取元件面積A=W*L……………………………………57 圖 4-8 R1晶片導通電阻隨面積不同分佈情況……………………58 圖 4-9 R2晶片導通電阻隨面積不同分佈情況……………………58 圖4-10 R1中統計順向電壓降VF在電流密度為8A/cm2………….59 圖4-11 R2中統計順向電壓降VF在電流密度為50A/cm2………60 圖4-12 R1順向導通特性對溫度的變化…………………………...61 圖4-13 R2順向導通特性對溫度的變化…………………………...61 圖4-14 R1針對相同Ld長度、不同Lg長度所做的比較……………65 圖4-15 R2針對相同Ld長度、不同Lg長度所做的比較……………65 圖4-16 R2 利用元件對稱化設計萃取p基板片電阻……………...66 圖4-17 R2不同溫度下Rsh,p理論計算與實驗結果之比較……….66 圖4-18 R1固定Lg長度對於不同Ld取出的電阻…………………..67 圖4-19 R2固定Lg長度對於不同Ld取出的電阻…………………67 圖 4-20 R2不同溫度下Rsh,n理論計算與實驗結果之比較…….…68 圖4-21 高電壓量測系統示意圖……………………………………69 圖4-22 元件崩潰的情況……………………………………………70 圖4-23 R1晶片上反向Log(I)-V特性曲線…………………………70 圖4-24 R1晶片上崩潰電壓的整理比較圖…………………………71 圖4-25 關閉狀態時少數載子隨時間的分佈情形…………………72 圖4-26 關閉狀態的電流隨時間的變化情形………………………72 圖4-27 量測關閉復合暫態時所使用的測試電路………………….72 圖4-28 R2中不同尺寸在相同電流密度下關閉暫態所做的比較….73 圖4-29 R2中關閉暫態對不同的順向電流所做的比較…………….74 圖4-30 R2中固定順向電流在不同逆向電流下關閉暫態的比較….74 圖4-31 R2中關閉暫態在不同溫度下所作的比較………………….75 圖4-32 R1中關閉暫態在不同溫度下所作的比較………………….75 圖4-33 R1不同的順向電流的關閉暫態所做的比較……………….76 圖4-34 改善量測方法前後的比較……………………………………76 圖5-1 R1中Ld=80μm、Lg=3μm的線性J-V特性曲線……………78 圖5-2 崩潰電壓對導通電阻的比較圖……………………………79 附圖1 熱氧化製程升降溫曲線及氣體流量………………………101 附圖2 RTA升溫曲線………………………………………………102 表目錄 表1-1 矽和碳化矽材料的特性比較…………………………………5 表3-1 清華大學電子所實驗室蝕刻速率測試結果..........................47 表3-2 中山大學光電所實驗室碳化矽蝕刻速率第一次測試結果..47 表3-3 中山大學光電所實驗室碳化矽蝕刻速率第二次測試結果..48 表3-4 清華大學物理系碳化矽和氧化層蝕刻速率的測試結果......48 表3-5 測試光阻阻障層的蝕刻速率..................................................49

    參考文獻

    [1] A. R. Powell and L. B. Rowland, “SiC Material-Progress Status and Potential Roadblocks,” IEEE Proc., vol. 60, pp. 942-955, 2002.
    [2] H. S. Lee, ”High Power Bipolar Junction Transistors in Silicon Carbide,” ISRN KTH/EKT/FR-2005/6-SE.
    [3] K. Shenai, R. S. Scott, and B. J. Baliga, “Optimum Semiconductors for High-Power Electronics,” IEEE Trans. Electron Device, vol. 36, pp. 1811, 1989.
    [4] H. R. Chang, and F. W. Holroyd, “High Voltage Power MOSFETs with a Trench-Gate Structure,” SOL. ST. Electron, vol. 33, no. 3, pp. 381-386, 1990.
    [5] L. Lorenz, G. Deboy, A. Knapp, and M. Marz, “COOLMOS TM- A New Milestone in High Voltage Power MOS,” Proc. Intl. Symp. Power Semiconductor Devices & Integrated Circuits, pp. 3-10, 1999.
    [6] T. Fujihira, ”Theory of Semiconductor Super Junction Devices.” Jpn. J. Appl. Phys., vol. 36, pp. 6254-6262, 1997.
    [7] T. Fujihira, Y. Onishi, S. Iwamoto, and T. Sato, “24 mΩ-cm-2 680V Silicon Superjunction MOSFET,” Proc. Intl. Symp. Power Semiconductor Devices & Integrated Circuits, pp. 241–244, 2002.
    [8] CoolMOS Datasheet, ser. SPW17N80C3: Infineon Technologies AG, 2001 [online] Available: http://www.infineon.com/.
    [9] MDmesh Datasheet, ser. STP11NM80: STMicroelectronics, 2004 [online] Available: http://us.st.com/.
    [10] W. Saito, I. Omura, S. Aida, S. Koduki, M. Izumisawa, H. Yoshioka,
    and T. Ogura, “ High Breakdown Voltage (>1000 V)
    Semi-Superjunction MOSFETs using 600-V class Superjunction
    MOSFET Process, ” IEEE Trans. Electron Devices, vol. 52, pp.
    2317-2322, 2005.
    [11] R. Ng, F. Udrea, K. Sheng, K. Ueno, G. A. J. Amaratunga, and M. Nishiura, “Lateral Unbalance Super Junction (USJ)/3D-RESURF for High Breakdown Voltage on SOI,” Proc. Intl. Symp. Power Semiconductor Devices & Integrated Circuits, pp. 395–398, 2001.
    [12] S. G. Nassif-Khalil and C. A .T. Salama, U.S. Patent Applied for.
    [13] S. G. Nassif-Khalil and C. A. T. Salama, “ Super-junction LDMOST on a Silicon-on-Sapphire Substrate,” IEEE Trans. Electron Devices, vol. 50, pp. 1385-1391, 2003.
    [14] M. Rub, M. Bar, G. Deml, H. Kapels, M. Schmitt, S. Sedlmaier, C. Tolksdorf, and A. Willmeroth, “A 600V 8.7Ohmmm2 Lateral Superjunction Transistor,” Proc. Intl. Symp. Power Semiconductor Devices & Integrated Circuits, pp. 1-4, 2006.
    [15] N. Fujishima, M. Saito, A. Kitamura, Y. Urano, G. Tada, and Y. T suruta, “A 700 V Lateral Power MOSFET with Narrow Gap Double Metal Fieldplates Realizing Low On-Resistance and Long-Term Stability of Performance,” Proc. Intl. Symp. Power Semiconductor Devices & Integrated Circuits, pp. 255–258, 2001.
    [16] J. A. Appels and H. M. J. Vas, “HIGH VOLTAGE THIN LAYER DEVICES (RESURF DEVICES),” IEDM Tech. Dig., pp. 238, 1979.
    [17] J. Spitz , M. R. Melloch , J. A. Cooper, Jr. and M. A. Capano, ”2.6kV 4H-SiC Lateral DMOSFET’s,” IEEE Electron Device Lett., vol. 19, pp. 100-102, 1998.
    [18] J. Spitz, M. R. Melloch, J. A. Cooper, Jr., G. Melnychuk, and S. E.
    Saddow, “2.7 kV Epitaxial Lateral Power DMOSFETs in 4H-SiC,”
    DRC, 2000.
    [19] N. S. Saks, S. S. Mani, A. K. Agarwal, and M. G. Ancona, ”A 475-V
    High Voltage 6H-SiC Lateral MOSFET,” IEEE Electron Device
    Lett., vol. 20, pp. 431-433, 1999.
    [20]K. Chatty, S. Banerjee, T. P. Chow, and R. J. Gutmann, ”High-Voltage Lateral RESURF MOSFETs on 4H-SiC,” IEEE Electron Device Lett., vol. 21, pp. 356-358, 2000.
    [21] S. Banerjee, K. Chatty, T. P Chow and R. J. Gutmann, ”Improved High-Voltage Lateral RESURF MOSFETs in 4H-SiC,” IEEE Electron Device Lett., vol. 22, pp. 209-211, 2001.
    [22] S. Banerjee, T. P. Chow, and R. J. Gutmann, ”Robust, 1000 V, 130 mΩcm2, Lateral, Tow-Zone RESURF MOSFET’s in 6H–SiC,” Proc. Intl. Symp. Power Semiconductor Devices & Integrated Circuits, pp. 69-72, 2002.
    [23] S. Banerjee , T. P. Chow, and R. J. Gutmann, ”1300-V 6H-SiC Lateral MOSFETs with Two RESURF Zones,” IEEE Electron Device Lett., vol. 23, pp. 624-626, 2002.
    [24] T. Kimoto, H. Kawano and J. Suda, “1200V-Class 4H-SiC RESURF MOSFETs with Low On-Resistances,” Proc. Intl. Symp. Power Semiconductor Devices & Integrated Circuits, 2005.
    [25] T. Kimoto, H. Kawano, and J. Suda, “1330V, 67 mΩ-cm2 4H-SiC(0001) RESURF MOSFET,” IEEE Electron Device Lett, vol. 29, pp. 649-651, 2005.
    [26] M. Noborio, Y. Negoro, J. Suda and T. Kimoto, ”Reduction of On-Resistance in 4H-SiC Multi-RESURF MOSFETs,” Materials Science Forum, vol. 527-529, pp. 1307, 2006.
    [27] S. M. Sze, Semiconductor Devices Physics and Technology, Copyright 1997 by John Wiley & Sons Inc.
    [28] Donald A. Neamen, Semiconductor Physics & Devices, Second Edition, Copyright 1997.1992 by McGraw-Hill Inc.
    [29] B. J. Baliga, Power Semiconductor Device, Copyright 1996 by PWS Publishing Company.
    [30] C. Hu, ”Optimum Doping Profile for Minimum Ohmic Resistance and High Breakdown Voltage,” IEEE Trans. Electron Devices, vol. ED26(3), 1979.
    [31] E. Arnold, “Silicon-on-Insulator Devices for High Voltage and Power IC Applications,” J. Electrochem .Soc., vol. 141, no. 7, pp. 1983-1988, 1994.
    [32]A.-B. Chen and P. Srichaikul, "Shallow Donor Levels and the Conduction Band Edge Structures in Polytypes of SiC," Phys. stat. sol. (b), vol. 202, no. 1, pp. 81-106, 1997.
    [33]Integrated Systems Engineering, Zurich, Switzerland, DESSIS, ISE TCAD Release 7.5 User's Manual, 2001.
    [34]M. Noborio, J. Suda, and T. Kimoto, “4H-SiC Lateral Double RESURF MOSFETs with Low on Resistance,” IEEE Trans. Electron Devices, vol. 54, no. 5, 2007.
    [35]M. Miura, S. Nakamura, J. Suda, T. Kimoto, and H. Matsunami, “Fabrication of SiC Lateral Super Junction Diodes with Multiple Stacking p- and n-Layers,” IEEE Electron Device Lett., vol 24,
    pp. 321-323, 2003.

    無法下載圖示 全文公開日期 本全文未授權公開 (校內網路)
    全文公開日期 本全文未授權公開 (校外網路)

    QR CODE