簡易檢索 / 詳目顯示

回結果列表
研究生： 李孟家
Lee, Meng-Chia
論文名稱： 橫向高電壓4H-SiC 佈值雙漂移區金氧半電晶體設計與製作
The design and fabrication of lateral high voltage 4H-SiC two-zone resurf MOSFETs
指導教授： 黃智方
Huang, Chih-Fang
口試委員:
學位類別： 碩士
Master
系所名稱： 電機資訊學院 - 電子工程研究所
Institute of Electronics Engineering
論文出版年： 2009
畢業學年度： 97
語文別： 中文
論文頁數： 65
中文關鍵詞： 橫向 、高電壓 、碳化矽
外文關鍵詞： Lateral, high voltage, SiC
相關次數： 點閱：2  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • In this thesis, a lateral 4H-SiC two-zone RESURF MOSFET fabricated on a semi-insulating substrate is presented. With the two-zone design in the drift region, a local peak electric field will occur at the point between zone1 and zone2 as the device is operated in the blocking mode, facilitating the depletion in the bulk before the maximum electric field causing the breakdown at the gate or drain field plate edge. By using a semi-insulating substrate, the charge compensation between the P-type and N-type layers can be better controlled owing to the absence of the substrate-assisted-depletion effect.
    The measurement indicates that the mobility and the on-resistance of the device suffer from the severe channel surface roughness as a result of step-bunching after activating the sample at 1650℃. As for the voltage-blocking capability, the best achieved breakdown voltage is 3200V for a device with 80μm-drift region and 5μm-channel length. Ron of this device is 12.6Ω-cm2.

    碳化矽是一種寬能帶半導體，因為其高臨界電壓、良好熱導率及高飽和電子速度的特性使得碳化矽在功率元件領域應用日與俱增。而在所有寬能帶半導體中，碳化矽能以熱氧化法成長二氧化矽氧化層，提供了碳化矽金氧半場效電晶的化學穩定且緻密的介電層。然而，碳化矽電晶體卻由於基板本身的高臨界電壓及其與介電層的介電常數比值，使得元件易崩潰於介電層而非塊材，因此如何改善峰值電場是相當重要的課題。
    在此篇論文中，我們在半絕緣基板上製作了橫向4H-SiC雙漂移區金氧半場效電晶體。藉由雙漂移區的設計，在汲極或閘極端峰值電場造成崩潰之前，發生在第一漂移區與第二漂移區交界的峰值電場將會更有效地空乏基板，達到更優越的崩潰電壓。另外半絕緣基板也消除了在傳統P型基板上會發生的協助空乏效應。 從量測結果得知，元件導通電阻和通道電子遷移率並不理想，其原因為在離子佈植活化時遭遇到了step-bunching的問題，使得通道表面極為不平整，另一方面由溫度特性也可得知此元件存在有嚴重的介面補陷，並限制了電子遷移率。在崩潰量測方面，通道長度5μm，漂移區長度80μm 元件最高可達3200V的崩潰電壓。而此元件的導通電阻為12.6Ω-cm2。

    目錄 英文摘要---------------------------------------------------I 中文摘要--------------------------------------------------II 致謝-----------------------------------------------------III 目錄-----------------------------------------------------VII 圖目錄----------------------------------------------------IX表目錄--------------------------------------------------XIII 第一章 序論------------------------------------------------1 1.1 前言------------------------------------------------1 1.2 碳化矽材料簡介---------------------------------------2 1.3 文獻回顧與研究動機-----------------------------------4 第二章 元件設計與光罩製作---------------------------------13 2.1 元件結構設計與介紹--------------------------------13 2.2 光罩設計-------------------------------------------18 第三章 元件製程-------------------------------------------21 3.1 晶元濃度確認---------------------------------------21 3.2 實驗流程圖-----------------------------------------21 3.3 蝕刻對準標誌---------------------------------------25 3.4 漂移區離子佈植-------------------------------------25 3.5 P-Well 離子佈植-----------------------------------27 3.6 汲極與源極離子佈植與活化---------------------------29 3.7 元件隔離深蝕刻-------------------------------------31 3.8 熱氧化閘極介電層-----------------------------------33 3.9 後段製程-------------------------------------------36 3.10製程所遭遇問題-------------------------------------38 第四章 量測結果與分析-------------------------------------39 4.1 測試結構量分析-------------------------------------39 4.1.1 TLM (Transfer Length Measurement)------------39 4.1.2四點探針(Four Point Probe)--------------------41 4.2 MOSFET 電壓-電流量測與分析-------------------------43 4.2.1 ID-VDS 曲線分析------------------------------43 4.2.2 溫度對電性影響之探討-------------------------52 4.3崩潰電壓分析------------------------------------58 第五章 結論與未來展望-------------------------------------63 參考文獻--------------------------------------------------64 圖目錄 圖1-1 碳化矽單位晶體結構-----------------------------------3 圖1-2 耐壓2600V橫向4H-SiC DMOSFET--------------------------5 圖1-3 圖1-3 Semi-superjunction MOSFET----------------------6 圖1-4 製作在藍寶石基板上的SJ-LDMOSFET----------------------7 圖1-5 SJ-RESURF MOSFET結構--------------------------------8 圖1-6 Two-Zone RESURF MOSFET結構--------------------------9 圖1-7(a) Double-Zone RESURF MOSFET-------------------------9 圖1-7(b) Double-Zone RESURF MOSFET with two conductive path----9 圖1-8 Lateral 4H-SiC 3130V PN diode----------------------11 圖1-9 Lateral two-zone RESURF 4H-SiC MOSFET on SI substrate ---12 圖2-1模擬崩潰測結構圖-------------------------------------14 圖2-2 第一漂移區長度對崩潰電壓關系圖----------------------15 圖2-3(a) Ld1=11μm的崩潰電場圖----------------------------15 圖2-3(b) Two zone不連續點在35μm -------------------------15 圖2-4第二漂移區濃度對崩潰電壓關系圖-----------------------16 圖2-5(a) zone 2濃度增加25%的崩潰電場圖--------------------16 圖2-5(b) zone 2濃度減少25%的崩潰電場圖--------------------16 圖2-6 場平板結構示意圖------------------------------------17 圖2-7 實際製作元件側視圖----------------------------------19 圖2-8 正式元件layout圖------------------------------------19 圖2-9 光罩佈局設計----------------------------------------20 圖3-1 晶元N epi-layer濃度分佈-----------------------------21 圖3-2(a) Mask1 後續8道光罩對準標誌(Alignment Key)之蝕刻-----22 圖3-2(b) Mask2 zone 1漂移區離子佈值----------------------22 圖3-2(c) Mask3 zone 2漂移區離子佈植----------------------22 圖3-2(d) Mask4 通道蝕刻及P well Alumina離子佈值----------23 圖3-2(e) Mask5元件Isolation與閘極氧化層成長---------------23 圖3-2(f) Mask6 汲極與源極歐姆接點形成---------------------23 圖3-2(g) Mask7 閘極金屬lift-off --------------------------24 圖3-2(h) Mask8 Open pad via ------------------------------24 圖3-2(i) Mask9金屬pad 與場平板lift-off -------------------24 圖3-3 第一與第二漂移區離子佈植濃度分佈--------------------26 圖3-4鋁離子佈植濃度分佈-----------------------------------27 圖3-5(a)鋁離子佈植前微影照--------------------------------28 圖3-5(b)鋁離子佈植後微影照--------------------------------28 圖3-6汲極與源極氮離子佈植濃度分佈-------------------------29 圖3-7汲極、源極黃光區域-----------------------------------29 圖3-8離子佈植完成後微影圖---------------------------------29 圖3-9(a) 2-D AFM通道表面平整度----------------------------31 圖3-9(b) 3-D AFM通道表面平整度----------------------------31 圖3-10深蝕刻示意圖----------------------------------------32 圖3-11(a)深蝕刻深度圖-------------------------------------32 圖3-11(b)深蝕刻微影圖-------------------------------------32 圖3-12 成長氧化層升溫曲線圖-------------------------------35 圖3-13 覆蓋上PEVCVD氧化層後之微影圖-----------------------35 圖3-14 contact 及TLM測試結構燒結後之微影圖----------------35 圖3-15 Gate-metal lift-off 微影圖-------------------------37 圖3-16 Pad lift-off微影圖---------------------------------37 圖3-17場平板lift-off完成微影圖----------------------------37 圖3-18 SIMS分析濃度-深度圖-------------------------------38 圖4-1 TLM結構圖-------------------------------------------39 圖4-2 TLM總電阻對距離做圖---------------------------------40 圖4-3四點探針結構-----------------------------------------41 圖4-4 (a)zone 1 四點針量測--------------------------------42 圖4-4(b) zone 2 四點針量----------------------------------42 圖4-5(a) Ld=80μm Lg=3μm之Ids-Vd曲線---------------------46 圖4-5(b) Ld=80μm Lg=3μm之Gm, Ids-Vg曲線-----------------46 圖4-6(a) Ld=80μm Lg=5μm之Ids-Vd曲線---------------------47 圖4-6(b) Ld=80μm Lg=5μm之Gm, Ids-Vg曲線-----------------47 圖4-7(a) Ld=25μm Lg=3μm之Ids-Vd曲線---------------------48 圖4-7(b) Ld=25μm Lg=3μm之Gm, Ids-Vg曲線-----------------48圖4-8(a) Ld=25μm Lg=5μm之Ids-Vd曲線---------------------49 圖4-8(b) Ld=25μm Lg=5μm之Gm, Ids-Vg曲線-----------------49 圖4-9 Lg =30μm 測試MOSFET之mobility---------------------50 圖4-10 Ld=80μm Lg=3μm之閘極漏電流----------------------50 圖4-11(a) Ld =25μm隨漂移區比例不同的導通電阻變化---------52 圖4-11(b) Ld =50μm隨漂移區比例不同的導通電阻變化---------52 圖4-11(c) Ld =80μm隨漂移區比例不同的導通電阻變化---------52 圖4-12 導通電阻隨溫度變化曲線-----------------------------53 圖4-13 MOS通道反轉時能帶圖--------------------------------54 圖4-14 Ld=80μm Lg=3μm元件之Gm隨溫度變化曲線-------------54 圖4-15反轉層中電子遷移示意圖------------------------------55 圖4-16漂移區電阻隨溫度度變化曲線--------------------------58 圖4-17測試MOS通道電子遷移率隨溫度增加---------------------58 圖4-18 崩潰電壓量測電路等效-------------------------------59 圖4-19(a) Lg=5μm Ld=80μm 之Ids-Vd曲線------------------60 圖4-19(b) Lg=5μm Ld=80μm之Gm, Ids-Vg曲------------------61 圖 4-20 二種不同尺寸之崩潰電壓電流圖----------------------61 圖4-21(a) Lg=5μm Ld=80μm崩潰圖--------------------------62 圖4-21(b) Lg=3μm Ld=80μm崩潰圖--------------------------62 圖4-22漂移區長度比例對崩潰電壓關系圖----------------------62 表目錄 表1-1 矽與碳化矽物理特性比較---------------------------------------------4 表2-1元件尺寸設計------------------------------------------------------------20 表3-1第一次與第二次漂移區離子佈植能量與劑量--------------------26表3-2 鋁離子佈植劑量--------------------------------------------------------27 表3-3 汲極與源極離子佈植劑量--------------------------------------------29 表3-4 RCA清洗步驟--------------------------------------------------------34

    [1] R. Powell and L. B. Rowland, “SiC Material-Progress Status and Potential Roadblocks,” IEEE Proc., vol. 60, pp. 942-955, 2002.

    [2]H. S. Lee, “High Power Bipolar Junction Transistors in Silicon Carbide,” ISRN KTH/EKT/FR-2005/6-SE.

    [3]K. Shenai, R. S. Scott, and B. J. Baliga, “Optimum Semiconductors for High-Power Electronics,” IEEE Trans. Electron Device, vol. 36, pp. 1811, 1989.

    [4]J. Spitz, M. R. Melloch , J. A. Cooper, Jr. and M. A. Capano, “2.6kV 4H-SiC Lateral DMOSFET’s,” IEEE Electron Device Lett., vol. 19, pp. 100-102, 1998.

    [5]J. A. Appels and H. M. J. Vas, “HIGH VOLTAGE THIN LAYER DEVICES (RESURF DEVICES),” IEDM Tech. Dig., pp. 238, 1979.

    [6]T. Fujihira, Y. Onishi, S. Iwamoto, and T. Sato, “24 mΩ-cm2 680V Silicon Superjunction MOSFET,” Proc. Intl. Symp. Power Semiconductor Devices & Integrated Circuits, pp. 241–244, 2002.

    [7]W. Saito, I. Omura, S. Aida, S. Koduki, M. Izumisawa, H. Yoshioka, and T. Ogura, “High Breakdown Voltage (>1000 V) Semi-Superjunction MOSFETs using 600-V class Superjunction MOSFET Process,” IEEE Trans. Electron Devices, vol. 52, pp. 2317-2322, 2005.

    [8]S. G. Nassif-Khalil and C. A. T. Salama, “ Super-junction LDMOST on a Silicon-on-Sapphire Substrate,” IEEE Trans. Electron Devices, vol. 50, pp. 1385-1391, 2003.

    [9]S. G. Nassif-Khalil, Li Zhang Hou, and C. A. T. Salama, “SJ/RESURF LDMOST,” IEEE Trans. Electron Devices, vol. 51, no. 7, 2004.

    [10]Tsunenobu Kimoto, Hiroaki Kawano, and Jun Suda, “1330 V, 67 mΩ-cm2 4H-SiC(0001) RESURF MOSFET,” IEEE Electron Devices, vol. 26, no. 9, September 2005.

    [11]Koishikawa, Y., et al, “Double RESURF device technology for power ICs’,” NEC Res. Dev., 1994, 35, (4), pp. 438–443.

    [12]De Souza, M.M., and Sankara Narayanan, E.M “Double RESURF technology for HVICs’,” Electron. Lett., 1996, 32, (12), p. 1092.

    [13]C. F. Huang, J. R. Kuo, and C. C. Tsai, ”High Voltage (3130 V) 4H-SiC Lateral p-n Diodes on a Semiinsulating Substrate, ” IEEE Electron Device Lett, vol. 29, no.1, January 2008.

    [14]Y. Song, S. Dhar, and L. C. Feldman, ”Modified Deal Grove model for the thermal oxidation of silicon carbide,” Journal of Applied Physics vol. 95, no. 9, 1 May 2004.

    [15]Matthias Roschke, and Frank Schwierz, “Electron Mobility Models for 4H, 6H, and 3C SiC, “ IEEE TRANSACTIONS on Electron Devices, vol. 48, no. 7, July 2001.

    [16]D. A. Neamen, “Semiconductor Physiscs and Device,” Third Edition.

    [17]A .Perez-Tomas, P. Godignon a, N. Mestres b, J. Millana, “Afield-effect electron mobility model for SiC MOSFETs including high density of traps at the interface,” Microelectronic Engineering 83, 2006.

    [18]Handoko Linewih, Sima Dimitrijev, Kuan Yew Cheong, “Channel carrier mobility parameters for 4H SiC MOSFETs, “Microelectronics Reliability 43, 2003.

    [19]C. Y. Lu, J. A. Cooper, Jr. Takashi Tsuji, Gilyong Chung, J. R. Williams, Kyle McDonald, and L. C. Feldman, “Effect of Process Variations and Ambient Temperature on Electron Mobility at the SiO2/4H-SiC Interface, “IEEE TRANSACTIONS on Electron Devices, vol. 50, no. 7, July 2003.

    無法下載圖示 全文公開日期 本全文未授權公開 (校內網路)
    全文公開日期 本全文未授權公開 (校外網路)

    QR CODE