簡易檢索 / 詳目顯示

回結果列表
研究生： 吳政宏
Wu, Cheng-Hung
論文名稱： 以鎢、鎳為主高功函數金屬閘極之金氧半元件製程研究
Process Study for MOS Devices with Tungsten or Nickel Based High Work Function Metal Gates
指導教授： 張廖貴術
Chang-Liao, Kuei-Shu
口試委員: 趙天生
崔秉鉞
張廖貴術
學位類別： 碩士
Master
系所名稱： 原子科學院 - 工程與系統科學系
Department of Engineering and System Science
論文出版年： 2011
畢業學年度： 99
語文別： 中文
論文頁數： 129
中文關鍵詞： 金屬閘極 、鎢 、鎳
外文關鍵詞： Metal Gate, Tungsten, Nickel
相關次數： 點閱：2  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 摘要
    為了改善MOSFET電晶體的性能，元件的尺寸被要求越來越小，許多新穎的研究成果已被發表出來，其中，高功函數金屬閘極的研究相當引人注目。
    本論文研究的重點放在高功函數金屬閘極和微縮金屬閘極在穩定的厚度上。
    第一部份為研究WN、WHfxN和WMoxN，運用在high-k介電層材料 HfAlO。根據學長的研究結果，合金式WHfxN的可靠性相當好。沉積WMoxN主要的想法是，是否合金式金屬閘極的元件可靠性都會比單層金屬閘極WN來得好，若能選用高功函數的材料摻雜，能提高元件的可靠性，又不失其高功函數的特性。由實驗結果發現，WHfxN的EOT和Jg的熱穩定性都很好。而WHfxN和WMoxN，在經過高溫退火之後，都有修補界面鍵結的現象，因此在可靠性上的表現，WHfxN和WMoxN在高溫時表現比WN還要好，WMoxN在PMA850 oC時比WN和WHfxN金屬閘極有更優秀的reliability。功函數方面，三種結構之功函數，皆相當適合於pMOS元件的應用。
    第二部分為探討金屬閘極WMoxN元件結構的改善，延續第一部分，並搭配high-k介電層材料 HfAlO，致力改善元件的熱穩定性、電特性與可靠性。其一為，尋找摻雜Mo原子的最適當比例，期望能藉由合金式金屬閘極的最佳比例，進而改善元件特性。但實驗發現，降低摻雜Mo的比例，其元件電特性接近WN單層金屬閘極，沒有達到利用合金式金屬閘極高溫修補界面鍵結，抑制金屬離子擴散的效果，元件可靠性亦無法提升。其二為，在WMoxN和high-k介電層HfAlO之間，增加熱穩定性好的WHfxN，期望藉由熱穩定性佳的WHfxN當作阻障層，降低界面金屬離子的擴散，提升元件的熱穩定性、電特性與可靠性。由實驗結果發現，漏電流Jg 和Hysteresis特性都獲得改善，在元件可靠性方面，從Stress induced Vfb shift特性看出，此結構有效地改善元件的reliability，而從SILC特性得知，PMA溫度750oC、850oC下，亦有效提升元件的reliability。
    第三部分探討堆疊金屬閘極Ni/TaN，並運用在high-k介電層材料 HfON。前述兩個部分的實驗，建立在高溫退火溫度約800oC~850oC，以利形成高功函數的結晶，本實驗期望能降低退火溫度，達到減緩界面金屬離子的擴散的效果，提高元件的可靠性。因此Ni金屬閘極的研究相當引人注目。但由於Ni金屬閘極在經過高溫退火之後，Ni擴散較為嚴重，所以在Ni金屬閘極和high-k介電層HfON之間，堆疊穩定的金屬閘極TaN，期望能抑制Ni擴散。並對堆疊完TaN金屬閘極後，比較TaN有無退火溫度650oC，對Ni擴散的抑制情形，並對元件進行熱穩定性、電特性與可靠性的分析。實驗發現，堆疊TaN後，先經過退火溫度650oC，再堆疊Ni後再PMA，會發現Ni比較容易向下擴散。而元件電特性和可靠性會隨著PMA溫度變高，會變差。而堆疊完成Ni/TaN金屬閘極，後再PMA，發現Ni要到PMA650oC才比較容易向下擴散，Hysteresis特性隨著PMA溫度變高，會變好。在可靠性方面，SILC為PMA550oC會最好，Stress induced Vfb shift為PMA650oC會最好。
    第四部分探討微縮金屬閘極的厚度，搭配不同介電層HfAlO與HfO2，尋找微縮金屬閘極到最小厚度時，其厚度亦能保有穩定的閘極元件特性，其實驗結果，可以應用到多種CMOS元件的製程上。實驗發現，兩者在微縮TaN金屬閘極厚度至20nm時，可以保持與TaN厚度50nm，有相同的閘極元件電特性。在元件可靠性方面，TaN金屬閘極搭配介電層為HfAlO，依然必須是TaN=50nm，才會有較好的reliability。然而，TaN金屬閘極搭配介電層為HfO2，則是TaN=20nm，會有較好的reliability。

    目錄 摘要 i 誌謝 iii 圖目錄 viii 表目錄 xvi 第一章 序言 1 1.1 研究金屬閘電極之動機 1 1.2 最近金屬閘電極的研究 2 1.3 金屬閘極面臨的挑戰 3 1.4 論文架構 5 第二章 元件製程與量測 11 2.1金屬閘極金氧半電容元件之製作流程 11 2.1.1晶片刻號和晶背處理 11 2.1.2成長閘極介電層 11 2.1.3沉積合金式及堆疊式金屬閘極WN、WHfxN、WMoxN and WMoyN、WMoxN/ WHfxN 12 2.1.4沉積堆疊及單層金屬閘極 Ni/TaN and TaN 13 2.2金氧半電容電性量測 14 2.3金氧半電容物性與材料分析 18 2.3.1 X光粉末繞射儀 (X-ray Powder Diffractometer) 18 2.3.2二次離子質譜儀(Secondary Ion Mass Spectrometer, SIMS) 19 第三章 不同PMA溫度對WN及WHfxN和WMoxN金屬閘極及HfAlO介電層 之金氧半元件特性影響研究 24 3.1研究動機 24 3.2製程與量測 26 3.2.1製程條件 26 3.2.2量測參數 27 3.3實驗結果與討論 28 3.3.1 WN，WHfxN和WMoxN金屬閘極施以不同PMA溫度之熱穩定性與電特性 28 3.3.2 WN，WHfxN和WMoxN金屬閘極施以不同PMA溫度之可靠性量測與分析及功函數 30 3.4結論 34 第四章 不同PMA溫度對WMoyN金屬閘極 及WMoxN/WHfxN 堆疊式金屬閘極及HfAlO介電層之金氧半元件特性影響研究 51 4.1研究動機 52 4.2製程與量測 53 4.2.1製程條件 53 4.2.2量測參數 54 4.3實驗結果與討論 54 4.3.1 WMoyN與WMoxN金屬閘極的熱穩定性、電特性與可靠性之分析 55 4.3.2 WMoxN/WHfxN 與WMoxN金屬閘極的熱穩定性、電特性與可靠性之分析 59 4.4結論 61 第五章 不同PMA溫度對具有Ni/TaN金屬閘極與閘介電層為HfON之金氧半元件特性影響研究 80 5.1研究動機 80 5.2製程與量測 82 5.2.1製程條件 82 5.2.2量測參數 83 5.3實驗結果與討論 84 5.3.1 NiT-O_ H和NiT-X_ H閘極元件施以不同PMA溫度分別探討其熱穩定性與電特性 84 5.3.2對NiT-O_ H與NiT-X_ H閘極元件施以不同的退火溫度，探討可靠性方面的量測與分析及功函數作比較。 87 5.4結論 89 第六章 不同厚度之TaN金屬閘極與閘介電層為HfAlO與HfO2之金氧半元件特性影響研究 102 6.1研究動機 102 6.2製程與量測 103 6.2.1製程條件 103 6.2.2量測參數 104 6.3實驗結果與討論 106 6.3.1對不同厚度的TaN金屬閘極，其介電層為HfAlO之閘極元件，施以退火溫度，探討元件之熱穩定性、電特性與可靠性分析 106 6.3.2對不同厚度的TaN金屬閘極，其介電層為HfO2之閘極元件，施以退火溫度，探討元件之熱穩定性、電特性與可靠性分析 108 6.4結論 111 第七章 結論 123 參考文獻 126 圖目錄 圖1.1金屬閘極和多晶矽閘極搭配Tox=3nm介電層時的CV特性曲線 7 圖1.2 metal gate+high-k dielectrics可改善Fermi pinning 7 圖1.3矽能隙附近的金屬功函數 8 圖1.4 多晶矽閘極其介電層為HfO2時會有Fermi pinning效應 8 圖1.5 多晶矽閘極其介電層為HfO2時發生Fermi pinning的位置 9 圖1.6 high-k介電層搭配金屬閘極或是多晶矽閘極時在不同CET下電子遷移率的比較 9 圖1.7將poly-Si/SiO2 結構換成 metal gate/high-k 時，在nMOS或pMOS上需選擇適當的金屬閘極 10 圖2.1 ∆JT和∆Jv對應閘極電壓之作圖 21 圖2.2 平帶條件下Metal / SiO2 / Si電容結構之能帶圖。Wm為金屬閘極功函數，Фm為金屬閘極和二氧化矽間的能障高度。 21 圖2.3平行的晶體平面之X-ray diffraction 22 圖2.4 SIMS的圖示說明 22 圖2.5從EOT-Vfb的圖中萃取閘極功函數 23 圖3.1金屬閘極金氧半元件WN/HfAlO/Si，WHfxN/HfAlO/Si和WMoxN/HfAlO/Si之元件結構 36 圖3.2(a) W_H金屬閘極金氧半元件經PMA 75 oC的C-V curves 36 圖3.2(b) WHf_H金屬閘極金氧半元件經PMA 750 oC的C-V curves 37 圖3.2(C) WMo_H金屬閘極金氧半元件經PMA 750 oC的C-V curves 37 圖3.3 (a) W_H gate stacks不同PMA溫度下金屬閘極金氧半元件的C-V curves的C值和Vfb的比較 38 圖3.3 (b) WHf_H gate stacks不同PMA溫度下金屬閘極金氧半元件的C-V curves的C值和Vfb的比較 38 圖3.3 (C) WMo_H gate stacks不同PMA溫度下金屬閘極金氧半元件的C-V curves的C值和Vfb的比較 39 圖3.4 W_H，WHf_H 和 WMo_H gate stacks的EOT vs. Jg特性 39 圖3.5 WHf_H gate stacks的Jg在不同PMA溫度下的累積圖 40 圖3.6 W_H，WMo_H與WHf_H gate stacks在不同退火溫度處理下的C-V遲滯現象 40 圖3.7(a) W_H gate stacks在不同退火溫度處理下SILC對stress時間關係 41 圖3.7(b) WHf_H gate stacks在不同退火溫度處理下SILC對stress時間關係 41 圖3.7(C) WMo_H gate stacks在不同退火溫度處理下SILC對stress時間關係 42 圖3.8(a) WMo_H gate stacks中，PMA850 oC、950oC的 W原子的AES縱身分析 42 圖3.8(b) WMo_H gate stacks中，PMA 850 oC、950 oC的 Mo原子的AES縱身分析 43 圖3.8(C) WMo_H gate stacks中，PMA 850 oC、950 oC的 N原子的AES縱身分析 43 圖3.9(a) W_H，WHf_H與WMo_H gate stacks其SILC對PMA溫度750 oC作圖 44 圖3.9(b) W_H，WHf_H與WMo_H gate stacks其SILC對PMA溫度850 oC作圖 44 圖3.9(C) W_H，WHf_H與WMo_H gate stacks其SILC對PMA溫度950 oC作圖 45 圖3.10(a) W_H 閘極在不同退火溫度下， Stress induced Vfb shift對stress時間關係 45 圖3.10(b) WHf_H 閘極在不同退火溫度下 Stress induced Vfb shift對stress時間關係 46 圖3.10(C) WMo_H 閘極在不同退火溫度下Stress induced Vfb shift對stress時間關係 46 圖3.11(a) W_H，WHf_H與WMo_H gate stacks其Stress induced Vfb shift對PMA溫度750 oC作圖 47 圖3.11(b) W_H，WHf_H與WMo_H gate stacks其Stress induced Vfb shift對PMA溫度850 oC作圖 47 圖3.11(C) W_H，WHf_H與WMo_H gate stacks其Stress induced Vfb shift對PMA溫度950 oC作圖 48 圖3.12 在不同退火溫度處理下，W_H 、WHf_H 和WMo_H gate stacks的功函數……………………………………………………………………………………….….48 圖3.13(a) W_H gate satcks的XRD spectra分析 49 圖3.13(b) WHf_H gate satcks的XRD spectra分析 49 圖3.13(C) WMo_H gate satcks的XRD spectra分析 50 圖4.1(a) 金屬閘極金氧半元件 WMoyN/HfAlO/Si及WMoxN/HfAlO/Si之元件結構 64 圖4.1(b) 金屬閘極金氧半元件 WMoxN/WHfxN/HfAlO/Si 及WMoxN/HfAlO/Si之元件結構 64 圖4.2 WMo-40_ H gate stacks金氧半元件經PMA 750oC的C-V curve 65 圖4.3 WMo-40_ H gate stacks不同PMA溫度下金屬閘極金氧半元件的 65 圖4.4(a) WMo-40_H gate stacks中，PMA850oC、950oC 的 W原子的AES縱身分析 66 圖4.4(b) WMo-40_H gate stacks中，PMA850oC、950oC 的 Mo原子的AES縱身分析 66 圖4.4(C) WMo-40_H gate stacks中，PMA850oC、950oC 的 N原子的AES縱身分析 67 圖4.4(D) WMo-60_H 和 WMo-40_H gate stacks中，PMA950oC 的 N原子的AES縱身分析 67 圖4.5 WMo-40_H gate stacks的Jg在不同PMA溫度下的累積圖 68 圖4.6 WMo-60_H 和 WMo-40_H gate stacks的EOT vs. Jg特性 68 圖4.7 WMo-60_H 和 WMo-40_H gate stacks在不同退火溫度處理下的C-V遲滯現象 69 圖4.8 WMo-40_H gate stacks在不同退火溫度處理下SILC對stress時間關係 69 圖4.9(a) WMo-60_H與WMo-40_H gate stacks其SILC對PMA溫度750oC作圖 70 圖4.9(b) WMo-60_H與WMo-40_H gate stacks其SILC對PMA溫度850oC作圖 70 圖4.9(C) WMo-60_H與WMo-40_H gate stacks其SILC對PMA溫度950oC作圖 71 圖4.10 WMo-40_H gate stacks在不同退火溫度下，其Stress induced Vfb shift對stress時間關係 71 圖4.11(a) WMo-60_H與WMo-40_H gate stacks其Stress induced Vfb shift對PMA溫度750oC作圖 72 圖4.11(b) WMo-60_H與WMo-40_H gate stacks其Stress induced Vfb shift對PMA溫度850oC作圖 72 圖4.11(C) WMo-60_H與WMo-40_H gate stacks其Stress induced Vfb shift對PMA溫度950oC作圖 73 圖4.12 在不同退火溫度處理下， WMo-60_H 和 WMo-40_H gate stacks的功函數 73 圖4.13 WMo-40_H gate satcks的XRD spectra分析 74 圖4.14 WMo-60-Hf_ H gate stacks金氧半元件經PMA 750oC的C-V curve 74 圖4.15 WMo-60-Hf_ H gate stacks不同PMA溫度下金屬閘極金氧半元件的C-V curves的C值和Vfb的比較 75 圖4.16 WMo-60-Hf_ H gate stacks的Jg在不同PMA溫度下的累積圖 75 圖4.17 WMo-60 _ H 和 WMo-60-Hf_H gate stacks的EOT vs. Jg特性 76 圖4.18 WMo-60_ H 和 WMo-60-Hf_H gate stacks在不同退火溫度處理下的 76 C-V遲滯現象 76 圖4.19 WMo-60-Hf_ H gate stacks在不同退火溫度處理下其SILC對stress時間關係 77 圖4.20(a) WMo-60_ H與WMo-60-Hf_H gate stacks其SILC對PMA溫度750oC作圖 77 圖4.20(b) WMo-60_ H與WMo-60-Hf_H gate stacks其SILC對PMA溫度850oC作圖 78 圖4.21 WMo-60-Hf_ H gate stacks在不同退火溫度下， 其Stress induced Vfb shift對stress時間關係 78 圖4.22 在不同退火溫度處理下，WMo-60_ H與WMo-60-Hf_ H gate stacks的功函數 79 圖5.1金氧半元件 Ni / TaN(PMA650oC) / HfON / Si及Ni / TaN / HfON / Si之元件結構 92 圖5.2(a) NiT-O_ H gate stacks金氧半元件經PMA 450℃的C-V curve 92 圖5.2(b) NiT-O_ H gate stacks金氧半元件經PMA 550℃的C-V curve 93 圖5.2(C) NiT-O_ H gate stacks金氧半元件經PMA 650℃的C-V curve 93 圖5.3(a) NiT-X_ H gate stacks金氧半元件經PMA 450℃的C-V curve 94 圖5.3(b) NiT-X_ H gate stacks金氧半元件經PMA 550℃的C-V curve 94 圖5.3(C) NiT-X_ H gate stacks金氧半元件經PMA 650℃的C-V curve 95 圖5.4 NiT-O_ H gate stacks不同PMA溫度下金屬閘極金氧半元件的C-V curves的C值和Vfb的比較 95 圖5.5 NiT-X_ H gate stacks不同PMA溫度下金屬閘極金氧半元件的C-V curves的C值和Vfb的比較 96 圖5.6 NiT-O_ H gate stacks的Jg在不同PMA溫度下的累積圖 96 圖5.7 NiT-X_ H gate stacks的Jg在不同PMA溫度下的累積圖 97 圖5.8 NiT-O_ H 和 NiT-X_ H gate stacks的EOT vs. Jg特性 97 圖5.9 NiT-O_ H gate stacks在不同退火溫度處理下的C-V遲滯現象 98 圖5.10 NiT-X_ H gate stacks在不同退火溫度處理下的C-V遲滯現象 98 圖5.11 NiT-O_ H gate stacks在不同退火溫度處理下SILC對stress時間關係 99 圖5.12 NiT-X_ H gate stacks在不同退火溫度處理下SILC對stress時間關係 99 圖5.13 NiT-O_ H gate stacks在不同退火溫度下，其Stress induced Vfb shift對stress時間關係 100 圖5.14 NiT-X_ H gate stacks在不同退火溫度下，其Stress induced Vfb shift對stress時間關係 100 圖5.15 NiT-O_ H 和 NiT-X_ H gate stacks在不同退火溫度處理下的功函數 101 圖6.1金氧半元件 TaN /HfAlO/Si及TaN /HfO2/Si之元件結構 114 圖6.2(a) Ta500_ Al gate stacks金氧半元件的C-V curve 114 圖6.2(b) Ta200_ Al gate stacks金氧半元件的C-V curve 115 圖6.2(C) Ta100_ Al gate stacks金氧半元件的C-V curve 115 圖6.3 Ta_ Al gate stacks金氧半元件在不同厚度的TaN金屬閘極下C-V curves的C值和Vfb的比較 116 圖6.4 Ta_ Al gate stacks的Jg在不同厚度的TaN金屬閘極下的累積圖 116 圖6.5 Ta_ Al gate stacks在不同厚度的TaN金屬閘極下的EOT vs. Jg特性 117 圖6.6 Ta_ Al gate stacks在不同厚度的TaN金屬閘極下的C-V遲滯現象 117 圖6.7 Ta_ Al gate stacks在不同厚度的TaN金屬閘極下SILC對stress時間關係 118 圖6.8 Ta_ Al gate stacks在不同厚度的TaN金屬閘極下，其Stress induced Vfb shift對stress時間關係 118 圖6.9(a) Ta500_ Hf gate stacks金氧半元件的C-V curve 119 圖6.9(b) Ta200_ Hf gate stacks金氧半元件的C-V curve 119 圖6.9(C) Ta100_ Hf gate stacks金氧半元件的C-V curve 120 圖6.10 Ta_ Hf gate stacks金氧半元件在不同厚度的TaN金屬閘極下C-V curves的C值和Vfb的比較 120 圖6.11 Ta_ Hf gate stacks的Jg在不同厚度的TaN金屬閘極下的累積圖 121 圖6.12 Ta_ Hf gate stacks在不同厚度的TaN金屬閘極下的C-V遲滯現象 121 圖6.13 Ta_ Hf gate stacks在不同厚度的TaN金屬閘極下SILC對stress時間關係 122 圖6.14 Ta_ Hf gate stacks在不同厚度的TaN金屬閘極下，其Stress induced Vfb shift對stress時間關係 122 表目錄 表3.1金屬閘極金氧半元件WN/HfAlO/Si，WHfxN/HfAlO/Si和WMoxN/HfAlO/Si之製程條件………………………………………………………………………………….... 35 表4.1(a) 金屬閘極金氧半元件 WMoyN / HfAlO / Si 之製程條件……………………63 表4.1(b) 金屬閘極金氧半元件 WMoxN / WHfxN / HfAlO / Si 之製程件……………63 表5.1 堆疊式金屬閘極金氧半元件 Ni / TaN(PMA650oC) / HfON / Si 及 Ni / TaN / HfON / Si 之製程條件………………………………………………………..91 表6.1(a) 金屬閘極金氧半元件 TaN /HfAlO/Si 之製程條件……………………….…113 表6.1(b) 金屬閘極金氧半元件 TaN /HfO2/Si 之製程條件…………………….……..113

    參考文獻
    [1] M. S. Krishinan, et al., IEDM, pp. 571, 1998
    [2] C. Hobbs, et al., IEEE Symp. On VLSI Technology Tech, Dig., 2-1, 2003.
    [3] C. Hobbs, et al., IEEE Elec. Dev. Lett., vol.51(6), pp.978, 2004.
    [4] Seiichiro KAWAMURA, IEEE Custom Integrated Circuits Conference, pp.467-474, 2002
    [5] D. G. Park, et al., IEDM Tech. Dig., pp.671, 2001.
    [6] H. Zhong, et al., Appl. Phys. Lett., vol.78, pp.1134-1136, 2001.
    [7] H. Zhong, et al., J. of Electronic Materials, vol.30, pp.1493, 2001.
    [8] Y. H. Kim, et al., IEDM Tech. Dig., pp.667, 2001.
    [9] J. K. Schaeffer, et al., MRS spring meeting, April, 2002.
    [10] I. Polishchuk, et al., IEEE Electron Device Lett., vol.22, pp.444, 2001.
    [11] H. Zhong, et al., IEDM Tech. Dig., pp.467, 2001.
    [12] C. Wang, et al., Appl. Phys. Lett., vol.83 (2), pp.308, 2003.
    [13] C. Hobbs, et al., Symp. VLSI Tech. Dig., pp.9, 2003
    [14] IEDM Short Course, Mark Rodder, Texas Instrument, 2004
    [15] IEDM Short Course, Stefan De Gendt, IMEC, 2004
    [16] W. Zhu, et al., Trans. Elec. Dev. Lett., vol.51 (1), pp.98, 2004.
    [17] M. V. Fischetti, et al., J. Appl. Phys., vol.90 (9), pp.4587, 2001.
    [18] Robert Chau, et al., Elec. Dev. Lett., vol.25 (6), pp.408, 2004
    [19] H. Ono, et al., Appl. Phys. Lett., vol.73, no.11, pp.1517, 1998
    [20] R. Beyers, J. of Appl. Phys., vol.56, pp.1, 1984
    [21] V. Misra, et al., MRS bulletin, vol.27, no.3, pp.212, 2002
    [22] C.Wang, et al., Appl.Phys.Lett.,vol.83, pp.308, 2003
    [23] S. Zafar , et al., Apply Phys. Letter, vol. 80, pp. 4858-4860, 2002.
    [24] Huang-Chun Wen, et al., IEEE EDL, vol.27, no.7 pp.598-601, July 2006
    [25] Po-Yen. Chien, Integration of electrical characteristics for MOS devices with Molybdenum metal gate 2007, thesis in the Department of Engineering and System Science, NTHU.
    [26] N. V. Nguyen, et al., Appl. Phys. Lett., 77, 3012 , 2000
    [27] P. T. Gao, et al., Thin Solid Films, 377, 557 , 2000
    [28] K. Kukli, et al., Thin Solid Films, 260, 135 , 1995
    [29] M. Cassir, et al., Appl. Surf. Sci., 193, 120 , 2002
    [30] C. M. Perkins, et al., Appl. Phys. Lett., 78, 2357 , 2001
    [31] C. Chaneliere, et al., Microelectron. Reliab., 39, 261 , 1999
    [32] D. D. L. Chung, et al., X-Ray Diffraction at Elevated Temperatures: A Method for In-Situ Process Analysis, Chap.1, VCH Publishers, New York ,1993
    [33] Powder Diffraction File: Inorganic and Organic Data Book, PDF#19-1299, 25-0922, 25-1257, 25-1366, 27-1402, 34-1084, 42-0060, 42-1120, and 72-1088, JCPDS – International Center for Diffraction Data, American Society for Testing and Materials, Swarthmore, PA (1950-2003).
    [34 ] K. Onishi, et al., Symp. VLSI Tech., pp.131, 2001.
    [35] Po-Yen. Chien, Integration of electrical characteristics for MOS devices with Molybdenum metal gate 2007, thesis in the Department of Engineering and System Science, NTHU.
    [36] D. K. Schroder, Semiconductor Material and Device Characterization, 2nd ed., John Wiley & Sons, New York , 1998
    [37] Chih-Feng HUANG, Japanese Journal of Applied Physics Vol. 47, No. 2, pp. 872–878, 2008
    [38] Integration of Metal Gate and High-k Gate Dielectric for Advanced MOS Devices H. C. Chang , 2006
    [39] H. R. Gong, Kyeongjae Cho,“Electronic structure and work function of metal gate Mo–W system, ” APL 91, 092106 , 2007
    [40] J. F. Kang, et al., IEEE Electron Device Lett, 26: 237-9 , 2005
    [41] Heiji Watanabe, et al., APL 85, pp.449, 2004
    [42] Jahan C, et al., Microelectron Reliab. 37 1529-32, 1997.
    [43] Paul E. Nicollian, et al., in IRPS, pp.400-404, 1999
    [44] Huei-Chi Chuang, “Electrical characteristic enhancement of MOS device with gate stack dielectrics and interfacial layer engineering ” NTHU, thesis in the Department of Engineering and System Science, 2007
    [45] Kuei-Shu Chang-Liao, Yen-Ling Tseng,“Process Study for MOS Devices with Molybdenum and Tungsten Based High Work Function Metal Gates ”,2009
    [46] Ting-Chou Lu, et al., “Temperature Coefficient of Poly-Silicon TFT and Its Application on Voltage Reference Circuit With Temperature Compensation in LTPS Process, ” IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 55, NO. 10, pp.2583-2589, OCTOBER 2008
    [47] Chin-Lung Cheng,et al., “Device and Materials Reliability, ” IEEE Transactions on, vol.10, pp.116-122, 2010
    [48] Woo Young Choi,et al., “Tunneling Field-Effect Transistors (TFETs) With Subthreshold Swing (SS) Less Than 60 mV/dec, ” IEEE ELECTRON DEVICE LETTERS, VOL. 28, NO. 8, pp.743-745, AUGUST 2007
    [49] F. Fillot, S. Maitrejean ,et al., “Experimental study of the minimum metal gate thickness required to fix the effective work function in metal-oxide-semiconductor capacitors, ” APL 92 , pp.023503 1-3 , 2008

    無法下載圖示 全文公開日期 本全文未授權公開 (校內網路)
    全文公開日期 本全文未授權公開 (校外網路)

    QR CODE