高解析度非揮發性類比記憶體研究發展｜國立清華大學博碩士論文庫

簡易檢索 / 詳目顯示

回結果列表

研究生：	黃正達
論文名稱：	高解析度非揮發性類比記憶體研究發展 High Resolution Nonvolatile analog memory research & development
指導教授：	陳新 Hsin-Chen
口試委員:
學位類別：	碩士 Master
系所名稱：	電機資訊學院 - 電子工程研究所 Institute of Electronics Engineering
論文出版年：	2007
畢業學年度：	95
語文別：	中文
論文頁數：	85
中文關鍵詞：	非揮發性、高解析度、類比記憶體
外文關鍵詞：	nonvolatile, high resolution, analog memory
相關次數：	點閱：3 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

現代的技術可以透過植入晶片到人體皮膚來觀測到人體的健康狀況，這樣的晶片內部必須使用到類比記憶體來長久紀錄晶片學習的結果。
本研究的主要目標在標準0.35微米互補型金氧半製程下設計非揮發性類比記憶體，設計原則著重在非揮發性、操作簡單、快速寫入、以及具有高精準度等4項特性。我們的目標是設計俱有8位元解析度、寫入時間1mS的非揮發性類比記憶體。
為了能夠用HSPICE模擬類比記憶體的特性，我們思考了一種合理的模型能夠模擬出熱電子載子注入特性，以此模擬設計出了俱有8位元解析度的電流型類比記憶體。經由下線量測晶片的數據與模擬比較結果，驗證是否符合從原理推斷的結果以及是否符合模擬出來的特性。
確定了寫入讀取的可能性後，我們再更進一步改良成可將類比記憶體做雙向寫入、雙向線性調適，以增加寫入的精準性及簡化操作程序。
最後，在研究過程中我們了解到了更多的問題與想法，在最後的部份將提出來做討論。

1.導論...................................................1
1.1 研究動機與目標.......................................2
1.2 貢獻評估.............................................3
1.3 章節簡介.............................................4
2. 相關文獻回顧..........................................6
    2.1 非揮發性記憶體寫入抹除機制.......................6
        2.1.1 熱載子效應.................................7
        2.1.2 Fowler-Nordheim tunneling.................14
    2.2 多準位記憶體....................................16
    2.3 高解析度類比值寫入機制..........................20
        2.3.1端點充放電自我收斂寫入法...................20
        2.3.2比較器負回授控制法.........................21
    2.4 線性調適方法討論................................23
        2.4.1固定電子注入量線性調適法...................25
        2.4.2固定FN穿隧電壓線性調適法...................27
        2.4.3固定閘極電壓線性調適法.....................30
    2.5 總結............................................32
3. HSPICE閘極電流模擬模型...............................33
    3.1 測試元件與測試考量..............................34
    3.2 量測數據與趨近模型比較..........................35
        3.2.1 製程參數萃取法............................35
        3.2.2 NMOS閘極電流趨近模型......................37
        3.2.3 PMOS閘極電流趨近模型......................40
    3.3 HSPICE模擬結果..................................42
    3.4總結.............................................47
4. 單向寫入電流流型類比記憶體...........................51
    4.1 電路設計........................................51
        4.1.1 電流比較器................................52
        4.1.2 單增益緩衝器..............................53
        4.1.3 完整電路圖................................55
    4.2 HSPICE模擬討論與佈局圖..........................58
    4.3電路量測步驟說明與結果討論.......................59
    4.4總結.............................................63
5. 雙向寫入類比記憶體...................................65
    5.1 線性調適........................................65
    5.2 雙向線性調適....................................68
    5.3可雙向寫入類比記憶體.............................72
    5.4可雙向線性調適雙向寫入類比記憶體.................74
    5.5總結.............................................81
6. 總結.................................................82
    6.1 研究貢獻........................................82
    6.2 未來工作........................................83
參考文獻................................................84

                                

[1] K.-H. Lee, S.-C.Wang, and Y.-C. King, “Self-convergent scheme for logic-process-based multilevel/analog memory,” IEEE transctions on electron Devices, vol. 52, no. 12, pp. 2676–2681,2005.
[2] C. DIORIO, D. HSU, and M. FIGUEROA, “Adaptive cmos:from biological inspiration to systems-on-a-chip,” PROCEEDINGS OF THE IEEE, vol. 90, no. 3, pp. 345–357, 2002.
[3] C. Diorio, S. Mahajan, P. Hasler, B. Minch, and C.Mead, “A high-resolution non-volatile analog memory cell,” pp. 2233–2236, 1995.
[4] S. TAM, P.-K. KO, and C. HU, “Lucky-electron model of channel hot-electron injection in mosfet’s,” IEEE transctions on electron Devices, vol. ED-31, no. 9, pp. 1116–1125, 1984.
[5] T.-C. ONG, P.-K. KO, and C. HU, “Hot-carrier current modeling and device degradation in surface-channel p-mosfet’s,” IEEE TRANSACIORS ON ELECTRON DEVICES, vol. 37, no. 7,pp. 1658–1666, 1990.
[6] C. Diorio, P. Hasler, B. A. Minch, and C. A. Mead, “A floating-gate mos learnibg array with locally computed weight updates,” IEEE TRANSACTIONS ON ELECTRON DEVICES, vol. 44,no. 12, pp. 2281–2289, 1997.
[7] P. Hasler, “Continuous-time feedback in floating-gate mos circuits,” IEEE TRANSACIORS ON CIRCUITS AND SYSTEMS-, vol. 48, no. 1, pp. 56–64, 2001.
[8] O. Fujita and Y. Amemiya, “A floating-gate analog memory device for neural networks,” IEEE transctions on electron Devices, vol. 40, no. 11, pp. 2029–2035, 1993.
[9] H. Kosaka, T. Shibata, H. Ishii, and T. Ohmi, “A neuron-mos neural networks using selflearning- compatible synapse circuits,” IEEE JOURNAL Of SOLID-STATE CIRCUITS, vol. 30,no. 8, pp. 913–922, 1995.84
[10] M. Figueroa, S. Bridges, and C. Diorio, “On-chip compensation of device-mismatch effects in
analog vlsi neural networks.”
[11] R. R. Harrison, J. A. Bragg, P. Hasler, B. A.Minch, and S. P. Deweerth, “A cmos programmable analog memory-cell array using floating-gate circuits,” IEEE TRANSACIORS ON CIRCUITS AND SYSTEMS-, vol. 48, no. 1, pp. 4–11, 2001.

全文公開日期本全文未授權公開 (校內網路)
全文公開日期本全文未授權公開 (校外網路)

簡易檢索 / 詳目顯示

相關論文