應用於語音頻帶之離散時間低通積分三角調變器

簡易檢索 / 詳目顯示

回結果列表

研究生：	楊東盛 Dong-Sheng Yang
論文名稱：	應用於語音頻帶之離散時間低通積分三角調變器 A Discrete-Time Lowpass Sigma-Delta Modulator for Voice Band Application
指導教授：	徐永珍 Klaus Yung-Jane Hsu
口試委員:
學位類別：	碩士 Master
系所名稱：	電機資訊學院 - 電子工程研究所 Institute of Electronics Engineering
論文出版年：	2006
畢業學年度：	94
語文別：	中文
論文頁數：	72
中文關鍵詞：	調變器、聲頻、超取樣、雜訊移頻
外文關鍵詞：	Modulator, oversampling, noise shaping
相關次數：	點閱：2 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

三角積分調變器最大優點是可藉由雜訊移頻(Noise Shaping)與超取樣(Oversampling)的技巧，來增加信號雜訊比(Signal to Noise Ratio，簡稱SNR)。本篇論文目的，主要是希望能夠利用低成本、高整合度的CMOS製程，實現積分三角調變器的頻寬設計提升為16kHz，以提升語音通信的頻寬，容納更多的信號。除此之外信號的品質仍然維持SNR (Signal-to-Noise ratio)為13-bits，線性度相關的規範例如SNDR(Signal-to-Noise Pulse Harmonic Distortion)為62.5dB的規格。科技發達的今天製程不斷向下微縮，操作的電壓越來越低，因此在硬體的功率消耗方面，考量到實體電路為可攜式產品(Portable Device)，因此往低功率的方向去設計。論文中所探討的，是一個適用於語音範圍的積分三角調變器，其中包含調變器模擬與所需要的類比電路甚至數位時脈電路皆有詳盡完整的模擬。在此篇論文中，為了朝高整合度SOC的目標邁進，採用了TSMC 2P4M 0.35um CMOS標準製程，來實現離散時間低通三角積分調變器，此調變器可應用於數位聲頻系統，其實體規格如下:工作電壓2.5V、頻寬16kHz、取樣頻率8.2MHz、信號雜訊比88dB/70.4dB(模擬/量測)，3.723mW的功率消耗。

索引
內容索引
第一章    序論
1.1    研究動機與目的…………………………………………………………………1
1.2    相關研究發展……………………………………………………………………2
1.3    論文架構概述……………………………………………………………………3
1.4    設計流程…………………………………………………………………………4

第二章    系統架構與原理
2.1    簡介…………………………………………………………….……………...…5
2.2    基本原理介紹參考… ……………………………………………………….…..5
    2.2.1    奈奎氏取樣原理 ……………………………………………………..5
2.2.2    脈波調變技術 ………………………………………………………..7
2.2.3    量化雜訊 ……………………………………………………………..7
2.2.4    超取樣操作原理……………………………………………………..11
2.2.5    雜訊整形操作原理…………………………………………………..14
2.3    ㄧ階和差調變器 ………………………………………………………………14
2.4    二階和差調變器….…………………………………………………………….17
2.5    高階和差調變器….…………………………………………………………….18
2.6    超取樣和差調變器之架構與比較….………………………………………….20

第三章  積分三角調變器之系統模擬
3.1    低通積分三角調變器之轉換函式設計… …………………...…….………….23
3.2    低通積分三角調變器之Matlab系統模擬……………………………….……26
3.3    結論…………………….……………………………………………………….30

第四章  低通積分三角調變器之電路設計與模擬
4.1    低通積分三角調變器系統架構簡介…………………….…………………….31
4.2    低通積分三角調變器電路設計………………………………………………..32
    4.2.1    切換電容式積分器設計……………………………………………..32
    4.2.2    運算放大器與偏壓電路設計………………………………………..36
    4.2.3    非重疊時脈產生電路設計………………….……………………….38
    4.2.4    1-bit量化器設計……………………………………….…………..41
4.3    低通積分三角調變器電路模擬……………………..…………………………43
    4.3.1    切換電容式積分器模擬……………………………………………..43
    4.3.2    運算放大器模擬……………………………………………………..43
    4.3.3    非重疊時脈產生電路模擬………………………….……………….46
    4.3.4    1-bit量化器模擬……………………………………………….…..48
    4.3.5    二階低通積分三角調變器模擬…………………………….……….50
4.4    PVT變異模擬…………………………………………………………………..51
    4.5.1    製程變異模擬(Process Variation)……………………………….…...52
    4.5.2    電壓變異模擬(Voltage Variation)…………………………………....53
    4.5.3    溫度變異模擬(Temperature Variation)………………………………54
4.5    Floor Planning 與 Layout佈置圖………………………………….………….55
4.7    結論……………………………………………………………………………..57

第五章  量測結果
5.1    量測環境介紹………………………….……………………………………….58
    5.1.1    PCB量測板設計與考量……………………………………………..58
    5.1.2    量測儀器介紹………………………………………………………..60
5.2    量測方法與量測結果…………………………………………………………..61
    5.2.1    調變器之時域量測方法與量測果…………………………………..61
    5.2.2    調變器之頻域量測方法與量測果…………………………………..62
5.3    量測與模擬結果比較及討論…………………………………………………..66

第六章  結論與未來研究方向
6.1    結論……………………………………………………………………..............69
6.2    未來的研究方向………………………………………………………………..69

參考文獻……….……………………………………………….…………...……71






























附圖索引
圖1.1    信號處理流程圖……………..………………………...…...…………...….2
圖1.2     本論文之設計流程圖………………………………………………………4
圖2.1    積分三角類比數位轉換器架構圖…………………………………………5
圖2.2    時域上取樣在頻域上的效應………………………………………………6
圖2.3    奈奎氏頻率取樣示意圖……………………………………………………6
圖2.4    脈波調變碼方塊圖……………………………..…………………………..7
圖2.5     ㄧ位元量化器與多位元量化器……………………….………………...…7
圖2.6    量化誤差的機率密度函數……………………………..…………….…….8
圖2.7    量化雜訊的功率頻譜密度函數…………………………..…………..……9
圖2.8     超取樣脈波調變轉換系統……………………………...…..…………….11
圖2.9     奈奎氏與超取樣的量化雜訊功率頻譜密度函數…………..……………13
圖2.10    超取樣與雜訊移頻的頻譜分佈圖……………………………………..…14
圖2.11    積分三角調變器:(a)架構(b)線性模型……………………...…….………15
圖2.12    ㄧ階調變器之雜訊整形圖……………………………………..…………16
圖2.13    二階和差調變器……………….………………………………………….17
圖2.14    二階調變器之雜訊整型圖………………………...……...………………18
圖2.15    階數與超取樣比對SNR的關係………………………...……...…..……18
圖2.16    單一路徑之高階和差調變器………………………...……………...……19
圖2.17    多級串接之高階和差調變器………………………………...……...……20
圖3.1    二階低通三角積分調變器之系統架構圖………………………………..23
圖3.2    二階低通三角積分調變器之信號流程圖……………………………..…23
圖3.3    低通之雜訊轉換函式極零點位置……………………………..…………25
圖3.4    低通之雜訊轉換函式Bode Plot…………………………….……………26
圖3.5    Simulink之模擬系統圖…………………………..………………..….….27
圖3.6    Simulink模擬系統之各級輸出……………………………………….….28
圖3.7    使用Simulink模擬調變器第一級與第二級積分器輸出的條狀分布圖..28圖3.8    Simulink所模擬之訊號雜訊比頻譜結果(Linear Scale)…………………29
圖3.9    Simulink所模擬之訊號雜訊比頻譜結果(Logarithm Scale)…………..…29
圖4.1    二階積分三角調變器系統架構圖…………….………………………….31
圖4.2    二階積分三角調變器電路架構圖………..………...…………………….32
圖4.3    利用RC實現的積分器………….……………………….………………..33
圖4.4    利用RC實現的積分器 (a)示意圖 (b)實際電路圖........….....……........33
圖4.5    利用SC實現的積分器…………………..…………………….………….34
圖4.6    SC積分器之切換狀態圖(a)時間為(nT-T) (b)時間為(nT-T/2)………34
圖4.7    SC寄生遲鈍型積分器…………………………………….……………….35
圖4.8    SC寄生遲鈍型積分器之控制時脈圖………………………….………….35
圖4.9    轉導單元中所使用的運算放大器……………………………..…………37
圖4.10    偏壓電路與啟動電路……………..………………………………………38
圖4.11    兩相位時脈圖………….……………………………………………….…39
圖4.12    四相位時脈圖………………………………………………………….….40
圖4.13    四相非重疊時脈產生電路之架構………………...……..…………….…40
圖4.14    量化器之架構圖…………………………………………………….….…41
圖4.15    全差動式動態比較器…………………. …………………………………42
圖4.16     S-R Latch電路圖…………………………………………………..…….42
圖4.17    離散時間式積分器的模擬結果…………………………………………..43
圖4.18    兩級運算放大器之振幅頻率響應………………………………. ……....44
圖4.19    兩級運算放大器之佈局圖………………………………….. …………...44
圖4.20    佈局後的兩級運算放大器之振幅頻率響應…………………………..…45
圖4.21    非重疊時脈產生電路之時脈模擬結果………………...………...………46
圖4.22    非重疊時脈產生電路之佈局圖………………………………...………...47
圖4.23    佈局後非重疊時脈產生電路之時脈模擬結果…………..........................47
圖4.24    量化器之模擬結果………….…………………………………………….48
圖4.25    量化器之佈局圖……………………………………………….………….49
圖4.26    佈局後量化器之模擬結果……………………………………………......49
圖4.27    低積分三角調變器模擬結果(Pre-Sim)……………………………….…50
圖4.28    Noise Floor模擬結果(Pre-Sim)………………... …………………….…51
圖4.29    PVT製程變異示意圖……………...……...……...…………………….…51
圖4.30    SNR、SNDR隨TT 、SS、FF corner變異關係圖…………..............……52
圖4.31    SNR、SNDR與操作電壓改變之關係圖...................................…………53
圖4.32    SNR、SNDR與溫度改變之關係圖……..………………………………54
圖4.33    Floor Planning.…………………………………………………………….55
圖4.34    二階積分三角調變器實體佈置圖………………………………………..56
圖5.1    量測佈局圖………………………………………………………………..58
圖5.2    PCB佈局圖………………………………………………………………..59
圖5.3    Die Photo…………………………………………………………………..59
圖5.4    PCB量測板………......................................................................................60
圖5.5    調變器之時域量測方法(使用數位示波器)…………...............…………61
圖5.6    低通積分三角調變器的時域量測結果……..........................................…62
圖5.7    調變器之頻域量測方法(使用頻譜分析儀)…...........................…………63
圖5.8    低通積分三角調變器的頻譜量測結果......................................................63
圖5.9    調變器之頻域量測方法(使用邏輯分析儀)…...........................................64
圖5.10    低通積分三角調變器的頻譜量測結果(Linear Scale)………...…………64
圖5.11    低通積分三角調變器的頻譜量測結果(Logarithm Scale)……..………...65
圖5.12    具有非理想露電流之和差調變器模型……………………………..……66
圖5.13    具有露電流之和差積分器之雜訊轉移函式的頻率響應………….…….66














附表索引
表3.1    二階積分三角調變器各項參數表……………………………...………...27
表3.2    二階積分三角調變器規格表………..……………………………………30
表4.1    S-R Latch 真值表………………..………………………………………..42
表4.2    SNR、SNDR與製程變異之模擬結果表..……………………….………..52
表4.3    SNR、SNDR與操作電壓變異之模擬結果表………………….….……..53
表4.4    SNR、SNDR與操作溫度變異之模擬結果表……………………..……..54
表4.5    低通積分三角調變器模擬結果表……………...……….………………..57
表5.1    測量儀器列表……………………………….…………………………….60
表5.2    規格與模擬結果及量測結果之比較表………………………….……….67
表5.3    本論文與其他論文之比較表……………………………………………..68

                                

參考文獻
【1】Harald Gustafsson1,2 and Ingvar Claesson1, “SPEECH BANDWIDTH EXTENSION,” 1Blekinge Inst. of Tech., Dept. Telecom. & Signalproc. 37225 Ronneby, Sweden, hgu@its.bth.se
【2】Analog Device;“AD20msp410,”1996.
【3】Emmanuel C. Ifeachor and Barrie W. Jervis, “Digital Signal Processing A Practical Approach,” Addiso-Wesley, 1995.
【4】S. R. Norsworthy, R. Schreier, and G. C. Temes, "Delta-Sigma Data Converters," IEEE Press, 1997.
【5】PERVEZM. AZIZ, HENRIK V. SORENSEN, and JAN VAN DER SPIEGEL, “An Overview of Sigma-Delta Converter,” IEEE Signal Processing Magazine, January 1996.
【6】STEVEN R. NORSWORTHY, RICHARD SCHREIER, and GRBOR C. TEMES, “Delta-Sigma Data Converters: Theory, Design, and Simulation”, Wiley-IEEE Press, pp2-3, 1996.
【7】W. Bennett, “Spectra of Quantized Signal,” Bell System Technical Journal, pp. 446-472, July 1948.
【8】David A. Johns and Ken Martin “Analog Integrated Circuits Design,” Mac Graw Hill, pp 535-536, 1997.
【9】Rudy J. van de Plassche, “CMOS Integrated Analog-to-Digital and Digital-to-Analog Converters,” Springer, pp 85-91, 2003.
【10】Y. Matsuya and K. Uchimura, “A 16-bit oversampling A-to-D conversion technology using triple-integration noise shaping,” IEEE J. of Solid-State Circuit, vol.22, pp 921-929, December 1987.
【11】K. C.-H. Chou, S. Nadeem, W. L. Lee, and G. C. Sodini, “A higher-order
topology for interpolative modulators for oversampling A/D converters,” IEEE Transaction Circuit and Systems II, Vol. 37, pp. 309-318, Mar 1990.
【12】Richard Schreier, Gabor C. Temes, ”Understanding Delta-Sigma Data Converters,” Wiley-IEEE Press, pp 10, 2004.
【13】Phillip E. Allen and Douglas R. Holberg, “CMOS Analog Circuit Design,” Oxford, 1987.

【14】J. Hosticka, R. W. Broderson, and P. R. Gray. “MOS Sampled Dtat Recursive Filters Using Switched-Capacitor Integrators,” IEEE J. of Solid-State Circuits, vol. SC-12, no. 6, pp. 600-608, December 1977.
【15】B. J. White, G. M. Jacobs, and G. F. Landsburg. “A Monolithic Dual-Tone Multifrequency Reciver,” IEEE J. of Solid-State Circuits, Vol. SC-14, no. 6, pp 991-997, December 1978.
【16】Behzad Razavi,“Design of Analog CMOS Integrated Circuits,”Mac Graw Hill, 2001.
【17】K. Martin, “Improved Circuits for the Realization of Switch-Capacitor Filters,” IEEE Trans. Circuits and Systems, Vol. CAS-27, no. 4, pp. 237-244, April 1980; Also published as BNR Tech. Rep. TRIE 81-78-07, March 1978.
【18】 Yubawa, A.“A CMOS 8-bit High-Speed A/D Converter,” IEEE J. of Solid-State Circuits, Vol SC-20, no. 3, pp. 775-779, June 1985.
【19】黃弘一, “混合訊號式積體電路佈局與分析” , 2003.
【20】RichTek Regulator: RT9167 Data Sheet, http://www.richtek.com
【21】S. Boujelben, Ch. Rebai, D. Dallet, Ph. Marchegay,” DESIGN AND IMPLEMENTATION OF AN AUDIO ANALOG TO DIGITAL CONVERTER USING OVERSAMPLING TECHNIQUES,”IEEE Press, 2001.
【22】Mustafa Keskin, Student Member, IEEE, Un-Ku Moon, Senior Member, IEEE, and Gabor C. Temes, Life Fellow, IEEE,” A 1-V 10-MHz Clock-Rate 13-Bit CMOS Modulator Using Unity-Gain-Reset Opamps,”IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 37, NO. 7, JULY 2002.
【23】J.G. Kenny and L.R. Carley, “Design of multibit noise shaping data converters,” Analog Int. Circuits Signal Processing Journal, vol. 3, pp 259-272, 1993.
【24】Daniel Senderowicz, Germano Nicollini, Sergio Pernici, Angelo Nagari, “Low-Voltage Double-Sampled Sigma-Delta Converters,” IEEE J. Solid-State Circuits, Vol. 32, NO.12, December 1997.
【25】A. Yilmaz, K. C. Wong and K. S. Chao, “Switched Current Sigma-Delta Modulators,” IEEE 1995.

全文公開日期本全文未授權公開 (校內網路)
全文公開日期本全文未授權公開 (校外網路)
全文公開日期本全文未授權公開 (國家圖書館：臺灣博碩士論文系統)

簡易檢索 / 詳目顯示

相關論文