絕緣層對於SrBi2Ta2O9鐵電場效應電晶體(Metal/Ferroelectric/Insulator/Si) 特性影響之研究

簡易檢索 / 詳目顯示

回結果列表

研究生：	呂佳峰
論文名稱：	絕緣層對於SrBi2Ta2O9鐵電場效應電晶體(Metal/Ferroelectric/Insulator/Si) 特性影響之研究
指導教授：	胡塵滌 Chen-Ti Hu
口試委員:
學位類別：	碩士 Master
系所名稱：	工學院 - 材料科學工程學系 Materials Science and Engineering
論文出版年：	2004
畢業學年度：	92
語文別：	中文
論文頁數：	117
中文關鍵詞：	鐵電、絕緣層、電晶體、記憶體
外文關鍵詞：	SBT, ferroelectric, MFIS, insulator
相關次數：	點閱：1 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

本論文共分為四部分，第一部份探討以不同厚度的Si3N4作為SBT與Si間的擴散阻絕層，其對SBT鐵電性質的影響。由實驗結果發現Si3N4無法阻擋Si與SBT間的擴散，同時由於Si3N4本身存在內應力及容易捕捉載子的特性，因此造成鐵電記憶視窗的大幅縮減，所以可知Si3N4並不適合作為1T-FeRAM的buffer layer。
第二部分與第一部份相似，只不過把擴散阻絕層由Si3N4置換成SiO2，同樣探討SiO2對SBT鐵電性質的影響。由這一部份的結論可知Si3N4如同SiO2一樣，無法完全阻擋Si與SBT間的擴散，但較厚的SiO2能夠使SBT忍受較長熱處理時間而不置於明顯劣化，但太厚的SiO2將使SBT無法獲得足夠電場發生極化，因此仍會造成記憶視窗的減小，因此SiO2依然不適合作為1T-FeRAM的buffer layer。
第三部分仍延續之前的研究，只不過把擴散阻絕層材料再次改變成為HfO2。由實驗結果可知，HfO2雖然無法完全阻擋Si與SBT間的擴散，但阻絕效果比起Si3N4及SiO2來得更好，同時其記憶視窗更遠比以Si3N4及SiO2為擴散阻絕層試片來得大，這表示SBT能夠得到足夠的電場產生極化，所以HfO2應適合作為1T-FeRAM的buffer layer材料。
最後一部分分別將三種不同材料做一比較，由這一部分及以上結果不難得到，以HfO2為擴散阻絕層試片，在各項性質上均優於其他兩種材料，因此HfO2或許是將來1T-FeRAM上一個重要的材料。

目錄

第一章 序論……………………………………………………………1
第二章 文獻回顧………………………………………………………4
2-1 鐵電材料……………..…………………………………………4
2-1-1 鐵電材料結構及特徵…………………………………………4
2-1-2 鐵電特性………………………………………………………6
2-2 鐵電記憶體的發展…………………………………………………8
2-2-1 鐵電記憶體發展的歷史………………………………………8
2-2-2 鐵電記憶體的種類…………………………………………...8
2-2-3 目前鐵電記憶體發展所遭遇的問題……………………………9
2-2-4 目前改善的方法及新衍生的問題………………………………11
2-3 鐵電薄膜於記憶體元件上的應用…………………………….….13
2-4 鐵電薄膜的製程…………………………………………………..16
2-4-1 配方溶液的研製與調配……………………………………..16
2-4-2 有機金屬裂解法……………………………………………..17
2-4-3 有機金屬裂解法的基本原理………………………………..17
2-4-4 薄膜披覆製程………………………………………………..18
2-4-5 低溫焦化熱處理……………………………………………..19
2-4-6 高溫結晶與緻密化處理……………………………………..20
2-5 SBT鐵電薄膜之相變化…………………………………………...21
2-6 目前對已有絕緣層之研究………………………………………..22
2-7 實驗目的…………………………………………………………..23
第三章 實驗程序……………………………………………………….31
3-1 實驗簡介…………………………………………………………..31
3-2 基板之準備………………………………………………………..31
3-2-1 擴散阻絕層的製備…………………………………………..31
3-3 SBT鐵電薄膜製備………………………………………………...32
3-3-1 SBT溶液之TG/DTA分析…………………………….….......32
3-3-2 以有機金屬裂解法製備SBT薄膜…………………………..34
3-4 白金電極製備……………………………....................34
3-4-1 底電極的製備……………………………………….……….34
3-4-2 頂電極的製備………………………………………………..35
3-5 試片代號表示……………………………………………………..36
3-6 薄膜性質之量測分析……………………………………………..38
3-6-1 薄膜電性量測………………………………………………..38
3-6-2 薄膜物性分析………………………………………………..38
第四章 結果與討論-Si3N4……………………………………………..................49
4-0 簡介………………………………………………………………..49
4-1 不同Si3N4厚度之及熱處理時間對SBT薄膜結晶的影響………49
4-2不同Si3N4厚度及熱處理條件對SBT 薄膜表面及剖面形貌的影響……………………………………………………………………….49
4-3 不同Si3N4厚度及熱處理對SBT 薄膜之縱深成分分析……….51
4-4 Pt/Si3N4/Si(MIS)結構電性量測………………………………51
4-5 Pt/SBT/Si3N4/Si(MFIS)電性量測………………………………53
4-5-1 電容-電壓曲線圖量測………………………………………53
4-5-2 記憶視窗量測………………………………………………..54
4-5-3漏電流密度量測………………………………………………55
4-6 結論………………………………………………………………..57
第五章 結果與討論-SiO2………………………………………………69
5-0 簡介………………………………………………………………..69
5-1 不同SiO2厚度之及熱處理時間對SBT薄膜結晶的影響………69
5-2不同SiO2厚度及熱處理條件對SBT薄膜表面及剖面形貌的影響……………………………………………………………………….69
5-3 不同SiO2厚度及熱處理對SBT薄膜之縱深成分分析…………70
5-4 Pt/SiO2/Si(MIS)結構電性量測…………………………………71
5-5 Pt/SBT/SiO2/Si(MFIS)電性量測…………………………………72
5-5-1 電容-電壓曲線圖量測………………………………………72
5-5-2 記憶視窗量測………………………………………………..73
5-5-3漏電流密度量測………………………………………………74
5-6 結論………………………………………………………………..75
第六章 結果與討論-HfO2……………………………………………..85
6-0 簡介………………………………………………………………..85
6-1 不同HfO2厚度之及熱處理時間對SBT薄膜結晶的影響………85
6-2 不同HfO2厚度及熱處理條件對SBT 薄膜表面及剖面形貌的影響……………………………………………………………………….85
6-3 不同HfO2厚度及熱處理對SBT 薄膜之縱深成分分析………..86
6-4 Pt/HfO2/Si(MIS)結構電性量測…………………………………87
6-5 Pt/SBT/HfO2/Si(MFIS)電性量測…………………………………88
6-5-1 電容-電壓曲線圖量測………………………………………88
6-5-2 記憶視窗量測………………………………………………..89
6-5-3漏電流密度量測………………………………………………90
6-6 結論………………………………………………………………..91
第七章 綜合比較……………………………………………………..101
7-0 簡介………………………………………………………………101
7-1 不同擴散阻絕層對SBT薄膜結晶的影響……………………...101
7-2 不同擴散阻絕層對SBT薄膜表面形貌的影響………………...101
7-3 不同擴散阻絕層對SBT薄膜之縱深成分分析………………...102
7-4 不同擴散阻絕層之Pt/Insulator/Si(MIS)結構電性量測………..102
7-5 不同擴散阻絕層之Pt/SBT/Insulator/Si(MIFS)結構電性量測......................................................103
第八章 結論…………………………………………………………..111
參考文獻……………………………………………………………….113
























圖目錄

圖2-1 鈣鈦礦結構…………………………………………………….24
圖2-2 SrBi2Ta2O9的層狀鈣鈦礦結構……………………………..….25
圖2-3 鐵電材料極化(P)與外加電場(E)的關係……………………...26
圖2-4 鐵電薄膜用於DRAM之操作示意圖…………………………27
圖2-5 一般線性介電值(a)與非線性介電值(b)………………………27
圖2-6  FET-type鐵電記憶體操作原理示意…………………………28
圖2-7  1T-1C type 鐵電記憶體操作原理…………………………...29
圖2-8 浸鍍的過程………………………………………………….....30
圖2-9 旋鍍的過程………………………...…………………………..30
圖3-1  DTA原理示意圖..….………………………………………44
圖3-2  SBT溶液之TG分析………………………………………...45
圖3-3  SBT溶液之DTA分析…….…………………………………45
圖3-4  SBT薄膜電晶體結構…...……………………….…………...46
圖3-5 實驗步驟流程圖……………….................................................47
圖3-6 記憶視窗(a)順時針(b)逆時針.…………………………….......48
圖4-1  (a)SN13A1m (b)SN22A1m (c)SN50A1m (d)SN75A1m之X光繞射圖形，SBT薄膜熱處理條件為RTA 750℃ 1min………..58
圖4-2  (a)SN13A3m (b)SN22A3m (c)SN50A3m (d)SN75A3m之X光繞射圖形，SBT薄膜熱處理條件為RTA 750℃ 3min………..58
圖4-3  SBT在不同厚度Si3N4上熱處理一分鐘之FESEM表面形貌(a)為低倍率 (b)為高倍率………………………………………..59
圖4-4 薄膜受應力下，局部剝落之剖面圖…………………………...60
圖4-5  SBT在不同厚度Si3N4上熱處理三分鐘之FESEM表面形貌(a)為低倍率(b)為高倍率…………………………………………61
圖4-6  SBT於不同厚度Si3N4及不同熱處理條件下的 FESEM 剖面形貌…………………………………………………………….62
圖4-7  SBT(RTA 750℃ 1min)於不同厚度Si3N4之縱深成分分析圖(a)SN13A1m(b)SN22A1m(c)SN50A1m(d)SN75A1m………..63
圖4-8 不同厚度Si3N4下之MIS結構C-V loop，其厚度分別為(a)22Å(b)50Å(c)75Å…………………………………………...64
圖4-9 不同厚度Si3N4之記憶視窗-電壓關係圖……………………..65
圖4-10 不同厚度Si3N4之漏電流密度-電壓關係圖…………………65
圖4-11 熱處理RTA 750℃ 1min之SBT於不同厚度Si3N4下，其MFIS結構之電容-電壓關係曲線圖(a)SN13A1m(b)SN22A1m (c)SN50A1m(d)SN75A1m ………………………………….66
圖4-12 熱處理RTA 750℃ 3min之SBT於不同厚度Si3N4下，其MFIS結構之電容-電壓關係曲線圖(a)SN13A3m(b)SN22A3m (c)SN50A3m(d)SN75A3m…………………………………..67
圖4-13  SBT於不同厚度Si3N4下，其MFIS結構之記憶視窗-電壓關係曲線圖………………………………………………….68
圖4-14  SBT於不同厚度Si3N4下，其MFIS結構漏之電流密度-電壓關係曲線圖……………………………………………….68
圖5-1 不同厚度SiO2 (a)OX20A1m(b)OX46A1m(c)OX72A1m 之SBT薄膜熱處理一分鐘X光繞射圖形……………………...76
圖5-2 不同厚度SiO2 (a)OX20A3m(b)OX46A3m(c)OX72A3m 之SBT薄膜熱處理三分鐘X光繞射圖形……………………...76
圖5-3  SBT在不同厚度SiO2上熱處理一分鐘之FESEM表面形貌(a)為低倍率(b)為高倍率………………………………………77
圖5-4  SBT在不同厚度SiO2上熱處理三分鐘之FESEM表面形貌(a)為低倍率(b)為高倍率………………………………………78
圖5-5  SBT於不同厚度SiO2及不同熱處理條件下的 FESEM 剖面形貌………………………………………………………….79
圖5-6  SBT(RTA 750℃ 1min)於不同厚度SiO2之縱深成分分析圖
(a)OX20A1m(b)OX46A1m(c)OX72A1m……………………..80
圖5-7 不同厚度SiO2下之MIS結構C-V loop，其厚度分別為(a)20Å(b)46Å(c)72Å…………………………………………...81
圖5-8 不同厚度SiO2之記憶視窗-電壓關係圖……………………...82
圖5-9 不同厚度SiO2之漏電流密度-電壓關係圖…………………...82
圖5-10  SBT於不同厚度SiO2及熱處理條件下，其MFIS結構之電容-電壓關係曲線圖(a)OX20A1m(b)OX20A3m(c)OX46A1m (d)OX46A3m(e)OX72A1m (f)OX72A3m………………….83
圖5-11  SBT於不同厚度SiO2下，其MFIS結構之記憶視窗-電壓關係曲線圖…………………………………………………….84
圖5-12  SBT於不同厚度SiO2下，其MFIS結構之漏電流密度-電壓關係曲線圖………………………………………………….84
圖6-1  (a)HO53A1m(b)HO83A1m(c)HO113A1m 之X光繞射圖，形SBT薄膜熱處理條件為RTA 750℃ 1min…………………92
圖6-2  (a)HO53A3m(b)HO83A3m(c)HO113A3m 之X光繞射圖形，SBT薄膜熱處理條件為RTA 750℃ 3min…………………92
圖6-3  SBT在不同厚度HfO2上熱處理一分鐘之FESEM表面形貌(a)為低倍率(b)為高倍率………………………………………..93
圖6-4  SBT在不同厚度HfO2上熱處理三分鐘之FESEM表面形貌(a)為低倍率(b)為高倍率………………………………………..94
圖6-5  SBT於不同厚度HfO2及不同熱處理條件下的 FESEM 剖面形貌…………………………………………………………..95
圖6-6  SBT於不同厚度HfO2之縱深成分分析圖(a)HO53A1m (b)HO53A3m (c)HO83A1m(d)HO83A3m(e)HO113A1m (f)HO113A3m………………………………………………...96
圖6-7 不同厚度HfO2下之MIS結構C-V loop，其厚度分別為(a)53Å(b)83Å(c)113Å………………………………………….97
圖6-8 不同厚度HfO2之記憶視窗-電壓關係圖……………………...98
圖6-9 不同厚度HfO2之漏電流密度-電壓關係圖…………………...98
圖6-10  SBT於不同厚度HfO2及熱處理條件下，其MFIS結構之電容-電壓關係曲線圖(a)HO53A1m(b)HO53A3m(c)HO83A1m (d)HO83A3m(e)HO113A1m (f)HO113A3m………………..99
圖6-11  SBT於不同厚度HfO2下，其MFIS結構之記憶視窗-電壓關係曲線圖…………………………………………………...100
圖6-12  SBT於不同厚度HfO2下，其MFIS結構之漏電流密度-電壓關係曲線圖………………………………………………...100
圖7-1  SBT於不同絕緣層及Si上，RTA 750℃ 1min熱處理之XRD繞射圖形(a)Si1m(b)HO53A1m(c)OX20A1m(d)SN22A1m................105
圖7-2  SBT於不同絕緣層及Si上熱處理一分鐘之FESEM表面形貌(a)為低倍率(b)為高倍率…………………………………..106
圖7-3  SBT於不同絕緣層及Si上熱處理一分鐘之FESEM剖面形貌…………………………………………………………...107
圖7-4  SBT於不同絕緣層及Si上縱深成分分析圖(a)Si1m (b)SN22A1m(c)OX20A1m(d)HO53A1m…………………108
圖7-5 不同絕緣層之記憶視窗-電壓關係圖………………………..109
圖7-6 不同絕緣層之漏電流密度-電壓關係圖……………………..109
圖7-7  SBT於不同絕緣層下，其MFIS結構之記憶視窗-電壓關係曲線圖………………………………………………………...110
圖7-8  SBT於不同絕緣層下，其MFIS結構之漏電流密度-電壓關係曲線圖……………………………………………………...110

                                

參考文獻

(1)鄭晃忠,史德智, “極大型積體電路之鐵電材料”，電子月刊, 第五卷第六期, 1999年6月
(2)陳銘森, “鎳酸鑭電極對鋯鈦酸鉛溶凝膠製作與特性影響之研究” ,清華大學,博士論文,(1996)
(3)Ismunandar and Brendan J. Kennedy , “Structure of ABi2Nb2O9(A=Sr,Ba): Refinement of Powder Neutron Diffraction Data” J.Solid State Chem.,126 p135(1996)
(4)楊閔智, “溶凝膠法製作SrBi2Ta2O9鐵電薄膜研究” ,清華大學, 碩士論文 , p3-7 , (2001)
(5)S.Y.Wu, IEEE Trans. Electron Devices ED21,(1974)
(6M.Ueno,O.Kaneda,T.Ishikawa,K.Yamada,A.Yamada,M.Kimata,and M.Nanoshita,SPIE infrared Technol.XXI,p2552,636(1995)
(7)Y. Fukuda, K. Aoki, K. Numata, and A. Nishimura, Japan. J. Appl. Phys. 33,p5255(1994)
(8)彭成鑑, 強介電陶瓷材料在動態隨機記憶體上的應用, 工業材料, 107, (1995)
(9)呂正傑詹世雄, 鐵電記憶體簡介, 毫微米通訊第五卷第四期
(10)陳三元, 強介電薄膜之液相化學法製作, 工業材料, 108, (1995)
(11)Jeong Soo Lee, Hyun Ja Kwon, S. J. Hyun, and T. W. Noh, “Structure characterization of the low-temperature phase in Sr-Bi-Ta-O films” , Appl. Phys. Lett. 74 pp.2690-2692 (1999)
(12)Mark A. Rodriguez, Timothy J. Boyle, Bernadette A. Hernandez, Catherine D. Buchheit, and Michael O. Eatough, “Formation of SrBi2Ta2O9 : Part1. Evidence of a bismuth-deficient pyrochlore phase” J. Mater. Res. Vol.11 pp.2282-2287 (1996)
(13)Chung-Hsin Lu, Bu-Kuan FANG and Cheng-Yen WEN, “Structure Identification and Electrical Properties of the New Pyrochlore Phase in the Sr-Bi-Ta-Ti-O system” Jpn. J. Appl. Vol.39 pp.5573-5576 (2000)
(14)Ichiro KOIWA, Yukihisa OKADA, Juro MITA, Akira HASHIMOTO and Yoshihiro SAWADA, “Role of Excess Bi in SrBi2Ta2O9 Thin Film Prepared Using Chemical Liquid Deposition and Sol-Gel Method” Jpn. J. Appl. Phys. Vol.36 pp.5904-5907 (1997)
(15)Tetsuya OSAKA, Akira SAKAKIBARA, Tomonori SEKI, Sachiko ONO, Ichiro KOIWA and Akira HASHIMOTO, “Phase Transition in Ferroelectric SrBi2Ta2O9 Thin Films with Change of Heat-treatment Temperature” Jpn. J.Appl. Phys. Vol.37 pp.597-601 (1998)
(16)Timothy J. Boyle, Catherine D. Buchheit, Mark A. Rodriguez, Husam N. Al-Shareef, and Bernadette A. Hernandez, “Formation of SrBi2Ta2O9 : Part 1. Synthesis and characterization of a novel “sol-gel” solution for production of ferroelectric SrBi2Ta2O9 thin film”J. Mater. Res. Vol. 11 pp.2274-2281 (1996)
(17)C. S. Byun, Y. I. Kim, W. J. Lee and B.W. Lee, “ Effect of a TiO2 Buffer Layer on the C- V Properties of Pt/PbTiO 3/TiO 2/Si Structure”, Jpn. J. Appl. Phys. Vol.36, (1997), p.5588
(18)H.N. Lee, and Y. T. kim, J. Korean Phys. Soc. 34 (1999), p454
(19)J.P Han and T. P. Maa, “SrBi2Ta2O9 memory capacitor on Si with a silicon nitride buffer”, Appl. Phys. L. Vol.72, No.10,(1998), p.1185
(20)S.B. Xiong and S. Sakai, “Memory properties of SrBi2Ta2O9 thin films prepared on SiO2/Si substrates”, Appl. Phys. L., Vol.75, No.11, (1999) p.1613
(21)Tadahiko Hirai, Yoshihide Fujisaki, Kazuhito Nagashima, Hiroshi Koike and Yasuo Tarui, “Preparation of SrBi2Ta2O9 Film at Low Temperatures and Fabrication of a Metal/Ferroelectric/Insulator /Semiconductor Field Effect Transistor Using Al/SrBi2Ta2O9/CeO2 /Si(100) Structures”, Jpn. J. Appl. Phys. Vol.36(1997) 5908-5911
(22)Kyu-Jeong Choi, Woong-Chul Shin, Jung-Hwan Yang, and Soon-Gil Yoona),“Metal/ferroelectric/insulator/semiconductor structure of Pt/SrBi2Ta2O9/YMnO3/Si using YMnO3 as the buffer layer”, Appl Phys. L. Vol.75 p.722.(1999)
(23)Chao-Hsin Chien, Ding-Yeong Wang, Ming-Jui Yang, Peer Lehnen, Ching-Chich Leu, Shiow-Huey Chuang,Tiao-Yuan Huang, “High -Performance Pt/SrBi2Ta2O9/HfO2/Si Structure for Nondestructive Readout Memory”, IEEE ELECTRON DEVICE LETTERS, VOL. 24, NO. 9. p722,(2003)
(24)Ban-Chiang Lan, Chih-Yuan Huang, and San-Yuan Chen, “Physical characteristics and electrical properties of Sr0.8Bi2+xTa2O9 films on Al2O3/Si annealed at high temperature”, J. Appl. Phys. Vol.94(2003) p6735
(25)Kazuo Sakamaki, Tadahiko Hirai, Takumi Uesugi, Hiroshi Kishi and Yasuo Tarui, “Characteristics of a Metal/Ferroelectric/Insulator /Semiconductor Structure Using an Ultrathin Nitrided Oxide Film as the Buffer Layer”, Jpn. J. Appl. Phys. Vol.38(1999) L451-L453
(26)Minoru Noda, Kazushi Kodama, Itaru Ikeuchi, Mitsue TAKAHASHI and Masanori Okuyama, “A Significant Improvement in Memory Retention of Metal-Ferroelectric-Insulator- Semiconductor Structure for One Transistor-Type Ferroelectric Memory by Rapid Thermal Annealing”, Jpn. J. Appl. Phys. Vol.38(1999) L451-L453
(27)Won-Jae Lee, Chang-Ho Shin, Chae-Ryong Cho, Jong-Sun Lyu, Bo-Woo Kim, Byoung-Gon Yu and Kyoung-Ik Cho, “Electrical Properties of SrBi2Ta2O9/Insulator/Si Structures with Various Insulators”, Jpn. J. Appl. Phys. Vol.38(1999) 2039-2043
(28)Masahiko Maeda and Koichi Ikeda, “Stress evaluation of radio-frequency-biased plasma-enhanced chemical vapor deposited silicon nitride films”, J. Appl. Phys. Vol.83(1998) p3865
(29)Peter I. L. Smeys, Peter B. Griffin, and Krishna C. Saraswat, “Material properties of low pressure chemical vapor deposited silicon nitride for modeling and calibrating the simulation of advanced isolation structures”, J. Appl. Phys. Vol.78(1995) p2873
(30)S. M. Hu. “Stress-related problems in silicon technology”, J. Appl. Phys. Vol.70(6) ,(1991) R53
(31)Kenji Okada, “Soft breakdown of oxide–nitride–oxide stacked gate dielectrics used in metal–oxide–nitride–oxide–silicon-based flash memories”, Appl. Phys. L., Vol.83, No.26, (2003) p.5542
(32)A. K. Sinha, H. J. Levinstein, T. E. Smith, G. Quintana, and S. E. Haszko, J. Electrochem. Soc. 125, 601 (1968)
(33)T. L. Chu, J. R. Szedon, and C. H. Lee, Sloid State Electron. 10, 897 (1967)
(34)M. Lim and T.S. Kalkur, “The Role of Leakage Current on the Memory Window and Memory Retention in MFIS Structure”, Integrated Ferroelectric, Vol.22, (1998), p.205
(35)H. Daniel Chen, K. R. Udayakumar, Kewen K. Li, Christopher J. Gaskey, and L. Eric Cross, “Dilectric breakdown strength in sol-gel device PZT thick films”, Integrated Ferroelectric, Vol.15, (1997), p.89
(36)I. L. Baginski, V. G. Erkov, E. G. Kostov and A. A. Likachev, Thin Solid Films, Vol.202, p191 (1992)
(37)Chia-Hsing Huang, Tseung-Yuen Tseng, Chao-Hsin Chien, Ming-Jui Yang, Ching-Chich Leu, Ting-Chang Chang, Po-Tsun Liu, Tiao-Yuan Huang. “Electrical properties of metal–ferroelectric- insulator–semiconductor using sol–gel derived SrBi2Ta2O9 film and ultra-thin Si3N4 buffer layer”, Thin Solid Films, 420-421, p377-381 (2002)
(38)S. L. Miller and P. J. McWhorter, “Physics of the ferroelectric nonvolatile memory field effect transistor”, J. Appl. Phys. Vol.72(12) ,(1992) 5999
(39)Sung Kyun Lee, Yong Tae Kim, and Seong-ll Kim, “Effects of coercive voltage and charge injection on memory windows of metal-ferroelectric-semiconductor and metal-ferroelectric-insulator- semiconductor gate structures”, J. Appl. Phys. Vol.91(11) ,(2002) p9303
(40)H.S. Choi, E. H. Kima,I.H. Choi, Y. T. Kimb,J.H. Choi, J. Y. Lee, “The effect Of ZrO2 buffer layer on electrical property in Pt/ SrBi2Ta2O9/ZrO2/Si ferroelectric gate oxide structure”, thin solid film, 388,(2001), p.226
(41)H.S. Choi, Y. T. Kim, S. kim and I.H. Choi, “Effect characteristics of Pt/SrBi2Ta2O9/Ta2O5/Si using Ta2O5 as the buffer layer”,Jpn. J. Appl. Phys. Vol.40, (2001), p.2940

全文公開日期本全文未授權公開 (校內網路)
全文公開日期本全文未授權公開 (校外網路)

簡易檢索 / 詳目顯示

相關論文