簡易檢索 / 詳目顯示

回結果列表
研究生： 楊宗穆
Yang, Zong-Moon
論文名稱： 不同高介電層堆疊與界面工程對金氧半場效電晶體之電特性影響
Effects of Various high-K Stacks and Interfacial Engineering on Electrical Characteristics of nMOSFET
指導教授： 張廖貴術
Chang-Liao, Kuei-Shu
口試委員:
學位類別： 碩士
Master
系所名稱： 原子科學院 - 工程與系統科學系
Department of Engineering and System Science
論文出版年： 2010
畢業學年度： 98
語文別： 中文
論文頁數： 125
中文關鍵詞： 高介電 、氮化 、堆疊 、金氧半
相關次數： 點閱：2  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 為了改善MOSFET的性能，元件的尺寸被要求越來越小，在未來CMOS技術中等效氧化層厚度(EOT)甚至被要求縮小到1.0 nm以下。然而，當二氧化矽縮小到1.5nm以下時穿隧電流變得相當顯著，導致有很大的汲極漏電流產生。High-k介電層可用來減少這個漏電流發生，因為較厚的介電層可以減少電子或電洞穿越閘極介電層的可能，使得穿隧電流可以被減少。
    第一部份我們使用ALD機台沈積HfO2與 HfAlO的不同單層或多層堆疊結構，來探討在電特性及可靠度的差異。由實驗結果我們觀察到，使用HfAlO/ HfO2作為閘極介電層之MOSFET元件，相較於HfAlO結構有著較好的電特性以及和HfO2單層結構相比可靠度有明顯提升，顯示使用HfAlO/ HfO2作為閘極介電層雙之元件能有效提升結晶溫度使可靠度變佳又因為能使Al離介面較遠使電特性相較於HfAlO結構能有效提升。
    第二部份我們使用電漿浸潤式離子佈植(PIII)技術來進行氮化並探討不同的氮化能量對MOSFET元件在電特性以及可靠度上的影響。由實驗結果得知無做過氮化處理之MOSFET元件，有著較佳的基本電特性，其中載子遷移率最大可到101.5(cm2/V-s)，大於使用任何一片作過氮化處理之MOSFET元件。在可靠度方面，使用氮化能量為2.5KeV之MOSFET元件經Stress後有著較小的臨界電壓漂移及最大轉導值退化比例，顯示適當的氮化能量能有助於MOSFET元件之可靠度提升。
    第三部份我們利用ALD通入Hf metal layer在沉積High-K介電層之前，來研究對MOSFET元件在電特性以及可靠度上的影響。由實驗結果可以發現有使用Hf metal layer之元件有較大的飽和汲極電流、最大轉導值及載子遷移率。而且在經過Stress後也有較佳的可靠度。故使用Hf metal layer作為所謂次緩衝層對MOSFET元件是有幫助的。

    摘要…………………………………………………………………………………..Ⅰ 致謝…………………………………………………………………………………..Ⅲ 目錄……………………………………………………………………………………V 圖目錄………………………………………………………………………………..Ⅷ 表目錄……………………………………………………………………………..ⅩⅣ 第一章 序論…………………………………………………......................................1 1.1前言…………………………………………………………………......................1 1.2先進MOS 場效電晶體之挑戰…………………………………………………..2 1.3為何使用High-K材料……………………………………....................................4 1.4 High-k 材料所面臨的問題………………………………………………….…...4 1.4.1縮小等效氧化物厚度、提高熱穩定性研究………………………………5 1.4.2改善High-K/Si 界面之探討………………………………..……………....6 1.5論文架構……………………………………………………………......................7 第二章 元件製程與量測……………………………...…..………………………...13 2.1化學氧化層搭配ALD所疊high-k介電層之MOSFET元件製成……………13 2.1.1 晶片刻號………………………………...…………………………….....13 2.1.2定義主動區(Active Region)……………………………………………...14 2.1.3 閘界電層(Gate Dielectric)的成長即退火處理……………………….....14 2.1.4 金屬閘電極的形成及佈植離子氮化處理……………………………....15 2.1.5 源極(Source)、汲極(Drain)、基極(Base)的形成…………………….…15 2.1.6 形成接觸窗(Contact Hole)、接出金屬導線、燒結……………………....16 2.2電性量測………………………………………………………………………....17 2.2.1 金氧半電晶體的量測………………………………………...……...…..17 第三章 以ALD沉積不同堆疊方式高介電係數閘極介電層之MOSFET元件特 性研究…………………..…………..………………………………………23 3.1研究動機………………………………………………………………………....23 3.2製程與量測………………………………………………………………………25 3.2.1 製程條件………………………………………………………………....26 3.2.2 量測參數…………………………………………………………………26 3.3實驗結果與討論…………………………………………………………………27 3.3.1使用ALD沉積不同堆疊方式閘極介電層nMOSFET元件之初始特性的影響……………………………………………………………………………..28 3.3.2使用ALD沉積不同堆疊方式閘極介電層nMOSFET元件之可靠度的影響…………………………………………………………………………..........31 3.4結論………………………………………………………………………………35 第四章 應用電漿浸潤式離子佈植氮化介電層之MOSFET特性研究…………59 4.1研究動機…………………………………………………………………………59 4.2製程與量測………………………………………………………………...…….62 4.2.1 閘極製程…………………………………………………........................62 4.2.2 製程條件…………………………………………………………………63 4.2.3 量測參數…………………………………………………………………64 4.3實驗結果與討論…………………………………………………………………64 4.3.1 使用PIII氮化佈植不同能量下對nMOSFET元件之初始特性的影 響…………………………………..……………………………………..65 4.3.2使用PIII氮化佈植法不同能量下對nMOSFET元件之可靠度的影 響………………………………………….……………………………...68 4.4 結論……………………………………………………………….......................72 第五章 搭配鉿金屬層作為高介電層與矽基板的界面緩衝層之MOSFET特性研究……………………………………………………………………...……94 5.1研究動機…………………………………………………………………………94 5.2製程與量測…………………………………………………………………...….96 5.2.1 閘極製程…………………………………………………........................96 5.2.2 製程條件…………………………………………………………………97 5.2.3 量測參數…………………………………………………………………97 5.3實驗結果與討論…………………………………………………………………98 5.3.1 使用ALD沉積週期鉿金屬層作次緩衝層之nMOSFET元件之初始特性 的影響…………...………...........................................................................98 5.3.2 使用ALD沉積週期鉿金屬層作次緩衝層之nMOSFET元件之可靠度 的影響……………………………………….…………………………...101 5.5 結論……………………………………………………………….....................104 第六章 結論………………………………………………………………………..117 參考文獻………………………………………………………………………...….121

    [1] D. A. Neamen, Semiconductor physics and devices : , p.536, 2003
    [2] Y. C. Yeo, P. Ranade, VLSI Technology, pp.49-50, June 2001.
    [3] International Technology Roadmap for Semiconductors, 2003 edition
    [4] J. H. Stathis et al, IEDM, San Francisco, 71, pp.167, 1998
    [5] A. I. Kingon, J. P.Maria, S. K. Streiffer, Nature 406, 1032,2003
    [6] Tung Ming Pan, et al, APL vol. 78, p.1439.2002
    [7] G. D. Wilk, R. M. Wallace, et al., J. Appl. Phys. 87, 484, 2000.
    [8] G. D. Wilk, et al., J. Appl. Phys. 89, 5243, 2001
    [9] A. Kumar, D. Rajdev, et al., J. Am. Chem. Soc. 55, 439, 1972.
    [10] C. Hobbs, et al., IEEE IEDM. 2001, 30.1.1,
    [11] S. Saito, et al., p.7, IEDM, 2003
    [12] B. Cheng, et al., p. 1537, TED, 1999
    [13] Y.-C. Yeo, et al., p.7266, JAP, 2002
    [14] A. I. Kingon, J. P.Maria, S. K. Streiffer, Nature 406, p.1032,1998
    [15] T. H. Hou , et al., Meeting of the Electrochemical Society, Salt,2001
    [16] C. H. Choi, C. Y. Kang, et al., Symp. VLSI Tech. Dig., p.226, 2005
    [17] Kazuyoshi Torii, et al., IEEE EDL 53, p. 323, 2006
    [18] 張子云，”利用氟氮摻雜與低溫電漿處理在奈米金氧半電晶體元件製程上的應用”，國立交通大學電子工程系，2002
    [19] Satoshi Kamiyama, IWGI 2003, p. 46, Tokyo
    [20] H.-S. Jung, et al., IEDM Tech. Dig., 2002, pp. 852-856
    [21] S. Tsujikawa, et al., IEEE Symp. VLSI Tech. Dig., 2002
    [22] W. J. Zhu et al., IEEE Electron Device Letters, Vol.25, NO.2, pp.89-91, 2004
    [23] S. I. Takagi et al., IEEE Trans. Electron Devices, Vol. 41, NO.12, pp.2357-2362, 1994
    [24] R. Woltjer, et al., IEEE Trans. Electron Devices, Vol. 42, pp.109-115, 1995
    [25] S. Mudanai, et al., IEEE Electron Device Lett. ,Vol 23,pp.728-0,2002
    [26] D.K. Schroder, “Semiconductor material and device characterization,” John wiley & Sons, pp.337-8,1998
    [27] P.O. Hahn, et al., J.Vac. Sci. Technol. A, Vol 2, pp. 574-3, 1984
    [28] T.Yamanka, et al.,IEEE Electron Device Lett., Vol 17, pp.178-0, 0996,2003
    [29] W.K. Chim et al., J. Appl. Phys., Vol93, pp.4788-3, 2003
    [30] Heyns, et al., VLSI Technology, Systems, and Applications, International Symposium, p.247, 2003

    無法下載圖示 全文公開日期 本全文未授權公開 (校內網路)
    全文公開日期 本全文未授權公開 (校外網路)

    QR CODE