簡易檢索 / 詳目顯示

回結果列表
研究生： 許芳銘
Hsu, Fang-Ming
論文名稱： 藉由電漿氯化界面層以改善具有氮化介電層之金氧半元件電特性
Improved Electrical Characteristic of Mos Device with Nitrided High-k Dielectric by Plasma Chlorine Treatment on Interfacial Layer
指導教授： 張廖貴術
Chang-Liao, Kuei-Shu
口試委員: 劉致為
趙天生
學位類別： 碩士
Master
系所名稱： 原子科學院 - 工程與系統科學系
Department of Engineering and System Science
論文出版年： 2011
畢業學年度： 100
語文別： 中文
論文頁數： 96
中文關鍵詞： 金氧半 、氯 、氮 、高介電層 、電漿 、界面
外文關鍵詞： high-k, Nitrid, Plasma, Chlorine, Interfacial Layer, Mos
相關次數： 點閱：2  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 摘要

    VLSI 製程技術近年來一直以元件微縮為目標，在 CMOS 等效氧化層厚度上甚至被要求縮小到 1.0nm 以下。然而，由於二氧化矽氧化層微縮到 1.5nm 以下會導致嚴重的漏電流問題，目前已由相同電容下擁有高物理厚度的高介電常數材料成功解決了。但高介電材料與矽基板為非理想接面、界面氧化層的延生致使 EOT 向下微縮不易與載子遷移率下降都是使用高介電材料介電層所帶來的一些新挑戰。
    　　大部分的金屬氧化物和矽基板間沒有相容的接面 ， 大氣中的氧和雜質易穿越往下擴散，往往在界面處會產生一層薄的金屬矽化物，此薄層介電常數低，斷鍵和缺陷繁多，導致臨界電壓變異，熱載子效應顯著，漏電流嚴重，電穩定性下降。為了改善此問題，
    我們在沉積介電層的同時邊氮化介電層，以電漿氮化的方式，期望降低矽基板表面缺陷密度，加強元件的穩定性。
    第一部分我們以NH3、N2 兩種電漿來氮化界電層。並以適當的cycle數邊沉積high-k邊執行氮化步驟。從實驗結果可以發現以NH3 Plasma氮化的所有條件中先沉積HfO2後再通NH3 Plasma以5 A為1 cycle氮化之電容元件總體特性最佳，不僅EOT得到微縮且漏電流下降，而stress後的平帶電壓位移量也減小，故整體而言相較先通NH3 Plasma再沉積HfO2來的好。而N2 Plasma氮化方式雖然使EOT微縮了1 A，但在可靠度方面無明顯改善，所以往後的兩個部分介電層都以NH3 Plasma氮化來沉積HfO2使之形成HfON來當作我們的High-k介電層。
    第二部分針對 high-k dielectric/Si 界面問題作研究，應用不同的化學氧化層對矽表面進行界面工程處理，搭配施打氯電漿在化學氧化層上，做進一步的界面工程。由實驗結果發現，以H2O2、　SC-2成長的化學氧化層之MOS元件，在經氯處理後EOT均得到近0.2nm的微縮，大約都降至0.64nm左右。而在H2O2成長的化學氧化層上以氯處理後漏電流密度變小，且均勻性變得更佳。在元件可靠度的部分無論是H2O2、　SC-2成長的化學氧化層之MOS元件，在經氯處理後，可靠度均有明顯的改善，這顯示經過氮化跟氯處理後會對high-k界面造成影響。綜觀之，以化學氧化層作為界面經氯處理後，不論在基本電性與可靠度的比較分析上皆能兼顧各種優勢，而且製程步驟方便，對於元件微縮與電性改善是十分不錯的界面處理技術。
    第三部份承襲前一部分在化學氧化層以氯處理後進行討論，在此我們改變了氯電漿處理的流量與秒數，由實驗結果發現處理時間與流量增加會使元件EOT獲得微縮， EOT最小可以微縮到0.64nm。至於元件可靠度部分，無論是改變氯的流量或是時間，只要是經過氯處理後均獲得改善，這也驗證了氯處理對可靠度是有幫助的。

    目錄 摘 要 ...................................................................................................................................... i 致 謝 ......................................................................................................................................iii 目 錄 .......................................................................................................................................iv 表 目 錄 ..................................................................................................................................viii 圖目錄 ....................................................................................................................................ix 第一章 序論論 ........................................................................................................................... 1 1.1 前言............................................................................................................................1 1.2 高介電係數材料的選擇 ............................................................................................2 1.3 高介電係數材料所面臨的問題 ................................................................................3 1.4 高介電係數材料議題探討 ........................................................................................4 1.4.1 表面氧化層(Interface oxide)工程.................................................................4 1.4.2 原子層介電層沉積研究................................................................................5 1.5 論文架構...................................................................................................................6 第二章 元件製程與量測 ..................................................................................................... 16 2.1 氮化介電層HfO 2 之金氧半電容元件製作流程........................................................16 2.1.1 晶片刻號和晶背毆姆式接觸.......................................................................16 2.1.2 以不同週期沉積 HfO 2 並氮化處理............................................................17 2.1.3 金屬電極沉積及退火處理...........................................................................17 2.2 在不同化學氧化層施打氯電漿之元件製作流程.................................................18 2.2.1 晶片刻號和晶背毆姆式接觸.......................................................................18 2.2.2 氯電漿施打在不同化學氧化層與介電層沉積..........................................19 2.2.3 金屬電極沉積及退火處理...........................................................................19 2.3 以不同時間流量氯電漿處理之元件製作流程.................................................... 20 2.3.1 晶片刻號和晶背毆姆式接觸.......................................................................20 2.3.2 化學氧化層之氯處理與介電層沉積..........................................................20 2.3.3 金屬電極沉積及退火處理...........................................................................21 2.4 金氧半電容電性量測..............................................................................................21 2.5 物性分析..................................................................................................................24 2.5.1 X 光粉末繞射儀 (X-ray Powder Diffractometer).......................................24 2.5.2 二次離子質譜儀 (Secondary Ion Mass Spectrometer,SIMS)....................24 第三章 利用電漿氮化介電層之電性與可靠度研究 利用電漿氮化介電層之電性與可靠度研究 利用電漿氮化介電層之電性與可靠度研究 利用電漿氮化介電層之電性與可靠度研究..........................................................29 3.1 研究動機..................................................................................................................29 3.2 製程與量測..............................................................................................................31 3.2.1 以 NH 3 電漿與 N 2 電漿氮化介電層之金氧半元件製程條件....................31 3.2.2 量測參數......................................................................................................32 3.3 實驗結果與討論......................................................................................................33 3.3.1 以 NH 3 與 N 2 電漿氮化介電層對元件初始電性影響之影響....................34 3.3.2 化學氧化層在氯電漿處理後對元件可靠性之影響....................................35 3.4 結論........................................................................................................................37 第四章 第四章 第四章 第四章 不不不不同化學氧化層作為高介電層與矽基板介面以慮電漿處理之金氧半元件可靠 同化學氧化層作為高介電層與矽基板介面以慮電漿處理之金氧半元件可靠 同化學氧化層作為高介電層與矽基板介面以慮電漿處理之金氧半元件可靠 同化學氧化層作為高介電層與矽基板介面以慮電漿處理之金氧半元件可靠 度研究 度研究 度研究 度研究......................................................................................................................47 4.1 研究動機..................................................................................................................47 4.2 製程與量測..............................................................................................................49 4.2.1 以氯電漿施打在不同化學氧化層之金氧半元件製程條件.......................49 4.2.2 量測參數......................................................................................................50 4.3 實驗結果與討論......................................................................................................51 4.3.1 氯電漿施打在不同化學氧化層下對元件初始電性影響...........................51 4.3.2 化學氧化層在氯電漿處理後對元件可靠性之影響.....................................54 4.4 結論..........................................................................................................................55 第五章 雙氧水作為化學氧化層以氯電漿處理之金氧半元 雙氧水作為化學氧化層以氯電漿處理之金氧半元 雙氧水作為化學氧化層以氯電漿處理之金氧半元 雙氧水作為化學氧化層以氯電漿處理之金氧半元件之可靠度研究 件之可靠度研究 件之可靠度研究 件之可靠度研究 ............ 67 5.1 研究動機..................................................................................................................67 5.2 製程與量測..............................................................................................................68 5.2.1 以不同秒數氯電漿施打在化學氧化層之金氧半元件製程條件..............68 5.2.2 以不同流量氯電漿施打在化學氧化層之金氧半元件製程條件..............69 5.2.3 量測參數......................................................................................................70 5.3 實驗結果與討論......................................................................................................70 5.3.1 以不同時間氯電漿施打在化學氧化層下對元件初始電性影響...............70 5.3.2 以不同時間氯電漿施打在化學氧化層下對元件可靠性影響..................71 5.3.3 以不同流量氯電漿施打在化學氧化層下對元件初始電性影響...............73 5.3.4 以不同流量氯電漿施打在化學氧化層下對元件初始電性影響...............73 5.3.5 氯電漿處理前後之物性分析........................................................................74 5.4 結論..........................................................................................................................74 第第第第六六六六章章章章 結論結論結論結論 ......................................................................................................................... 89 參考文獻 參考文獻 參考文獻 參考文獻 ............................................................................................................................. 91 表目錄 表 3-1 TaN /HfON/chemical oxide/Si 以 NH 3 電漿氮化之電容製程條件表...........................38 表 3-2 TaN /HfON/chemical oxide/Si 以 N 2 電漿氮化之電容製程條件表..............................38 表 4-1 TaN /HfON/chemical oxide/Si 電容氯處理製程條件表................................................56 表 5-1 TaN /HfON/chemical oxide/Si 電容以不同時間氯處理製程條件表............................76 表 5-2 TaN /HfON/chemical oxide/Si 電容以不同流量氯處理製程條件表............................76 圖目錄 圖 1-1 半導體材料之能帶寬度料與能帶大小.......................................................................... 7 圖 1-2 不同高介電常數材 EOT 對漏電流圖............................................................................ 7 圖 1-3 高介電材料物理特性比較...............................................................................................8 圖 1-4 Silicon 摻入對介電層結晶溫度的改善.......................................................................... 8 圖 1-5 Aluminate 摻入對介電層結晶溫度的改善....................................................................9 圖 1-6 Lanthanum 摻入對平帶電壓與功函數之影響..............................................................9 圖 1-7 矽基板介面特性不佳導致載子遷移率衰減.................................................................10 圖 1-8 閘極漏電流對應等效氧化層厚度的關係圖.................................................................10 圖 1-9 High/Si 接面金屬矽化物生成........................................................................................11 圖 1-10(a) 厚薄氧化層氮後差異..............................................................................................11 圖 1-10(b) top-nitride 方法.........................................................................................................11 圖 1-11 bottom 氮化退化遷移率...............................................................................................12 圖 1-12 以化學氧化層當做界面緩衝層以利高介電材料線性成長圖....................................12 圖 1-13 金屬鉿處理衍生之高品質界面氧化層.........................................................................13 圖 1-14 經氯處理後碳含量分布SIMS 圖..................................................................................14 圖 1-15 經氯處理後的MOS C-V 曲線圖...................................................................................14 圖 1-16 NBTI 對 Stress time 的函數圖.......................................................................................15 圖 2-1 電壓從<反轉到累積>和從<累積到反轉>互相掃描下，所得平帶電壓差..................27 圖 2-2 XRD 示意圖..................................................................................................................... 27 圖 2-3 低掠角 X 光繞射儀..........................................................................................................28 圖 2-4 二次離子質譜儀基本構造..............................................................................................28 圖 3-1 TaN/HfAlO/HfON/chemical oxide/Si 金氧半電容製作流程圖...................................39 圖 3-2(a) 未經氮化的 HfO 2 MOS 電容 CV 曲線...........................................................................40 圖 3-2(b) 先沉積HfO 2 後再通NH 3 Plasma 以5A 為1 cycle 之 MOS 電容 CV 曲線圖..........40 圖 3-2(c) 先通NH 3 Plasma 後再沉積HfO 2 以5A 為1 cycle 之 MOS 電容 CV 曲線圖..........41 圖 3-2(d) 先沉積HfO 2 後再通NH 3 Plasma 以3A 為1 cycle 之 MOS 電容 CV 曲線圖..........41 圖 3-2(e) 先沉積HfO 2 後再通N 2 Plasma 以5A 為1 cycle 之 CV 曲線圖..............................42 圖 3-3(a) NH 3 氮化處理元件之漏電流密度累積圖..................................................................42 圖 3-3(b) N 2 氮化處理元件之漏電流密度累積圖.....................................................................43 圖 3-4 不同氮化處理之 EOT 對漏電流密度圖..........................................................................43 圖 3-5(a) NH 3 Plasma 氮化處理前後之磁滯圖.........................................................................44 圖 3-5(b) N 2 Plasma 氮化處理前後之磁滯圖...........................................................................44 圖 3-6(a) NH 3 Plasma 氮化處理前後之 SILC 圖......................................................................45 圖 3-6(b) N 2 Plasma 氮化處理前後之 SILC 圖.........................................................................45 圖 3-7(a)NH 3 Plasma 氮化處理前後之 MOS 電容在 E=-14MV/cm 不同 stress 時間下的平 帶電壓偏移量............................................................................................................................46 圖 3-7(b)N 2 Plasma 氮化處理前後之 MOS 電容在 E=-14MV/cm 不同 stress 時間下的平帶 電壓偏移量............................................................................................................................... 46 圖 4-1 TaN/HfON/chemical oxide/Si 金氧半電容製作流程圖.................................................57 圖 4-2(a) 以 H 2 O 2 成長化學氧化層之 MOS 電容 CV 曲線圖..................................................58 圖 4-2(b) H 2 O 2 成長化學氧化層經氯電漿處理後之 MOS 電容 CV 曲線圖..............................58 圖 4-2(c) SC-2 成長化學氧化層之 MOS 電容 CV 曲線圖....................................................... 59 圖 4-2(d) SC-2 成長化學氧化層經氯電漿處理後之 MOS 電容 CV 曲線圖...........................59 圖 4-3(a) 以H 2 O 2 成長的化學氧化層施打氯電漿前之TEM 圖.............................................60 圖 4-3(b) 以H 2 O 2 成長的化學氧化層施打氯電漿後之TEM 圖.............................................60 圖 4-4 以H 2 O 2 成長的化學氧化層經氯電漿處理前後的 XRD 圖............................................61 圖 4-5 不同化學氧化層經氯電漿處理前後的 MOS 電容之漏電流累積圖.............................61 圖 4-6 不同化學氧化層經氯電漿處理前後的EOT 對漏電流密度圖.....................................62 圖 4-7 不同化學氧化層經氯電漿處理前後的磁滯圖..............................................................62 圖 4-8(a) 以H 2 O 2 成長的化學氧化層施打氯電漿前後 Cl 元素之SIMS 圖..........................63 圖 4-8(b) 以 H 2 O 2 成長的化學氧化層施打氯電漿前後 HF 元素之 SIMS 圖........................63 圖 4-8(c) 以 H 2 O 2 成長的化學氧化層施打氯電漿前後 O 元素之 SIMS 圖..........................64 圖 4-9 以 H 2 O 2 成長的化學氧化層施打氯電漿前後之 SILC 圖............................................ 64 圖 4-10 以SC2 成長的化學氧化層施打氯電漿前後之SILC 圖...............................................65 圖 4-11 以 H 2 O 2 成長化學氧化層的 MOS 電容在 E=-14MV/cm 不同 stress 時間下的平帶電 壓偏移量.....................................................................................................................................65 圖 4-12 以SC2 成長化學氧化層的 MOS 電容在E=-14MV/cm 不同 stress 時間下的平帶電壓 偏移量.........................................................................................................................................66 圖 5-1 TaN/Dielectric stack/chemical oxide/Si 不同時間氯處理金氧半電容製作流程圖......77 圖 5-2 TaN/Dielectric stack/chemical oxide/Si 不同流量氯處理金氧半電容製作流程圖......78 圖 5-3(a) 未經氯電漿處理之 MOS 電容 CV 曲線圖................................................................79 圖 5-3(b) 施打氯電漿 30 秒後之 MOS 電容 CV 曲線圖..........................................................79 圖 5-3(c) 施打氯電漿60秒後之MOS 電容 CV 曲線圖...........................................................80 圖 5-4(a) 未經氯電漿處理之 MOS 電容 CV 曲線圖................................................................80 圖 5-4(b) 施打 80ccm 氯電漿 60 秒後之 MOS 電容 CV 曲線圖..............................................81 圖 5-4(c) 施打120ccm 氯電漿 60 秒後之 MOS 電容 CV 曲線圖.............................................81 圖 5-5 不同時間氯電漿處理後的 MOS 電容之漏電流累積圖................................................82 圖 5-6 同時間氯電漿處理前後的 EOT 對漏電流密度圖........................................................82 圖 5-7 不同時間氯電漿處理後的 MOS 電容的磁滯圖...........................................................83 圖 5-8 不同時間氯電漿處理後的 MOS 電容之 SILC 圖.........................................................83 圖 5-9 不同時間氯電漿處理後的 MOS 電容在 E=-14MV/cm 不同 stress 時間下的平帶電壓 偏移量........................................................................................................................................84 圖 5-10 以不同流量氯電漿處理後之漏電流密度累積圖........................................................84 5-11 以不同流量氯電漿處理後之 EOT 對漏電流密度圖.......................................................85 圖 5-12 以不同流量氯電漿處理後之磁滯量比較圖................................................................85 圖 5-13 以不同流量氯電漿處理後之SILC 圖.........................................................................86 圖 5-14 以不同流量氯電漿處理後的 MOS 電容在E=-14MV/cm 不同 stress 時間下的平帶電 壓偏移量.....................................................................................................................................86 圖5-15未施打氯電漿時在不同溫度之XRD圖.........................................................................87 圖5-16施打氯電漿60秒後在不同溫度之XRD圖....................................................................87 圖 5-17 施打氯電漿後在 600 度PDA 下之 XRD 圖....................................................................88

    [1]International Technology Roadmap for Semiconductors, 2001 ,edition

    [2]Buchanan, et al., Microelectron. Eng.,vol 36, pp.13-20,1997

    [3]H. S. Momose, et al., IEEE Trans. Electron Devices, vol. 43 ,p.1233 ,
    Aug.1996

    [4]D. A. Buchanan, IBM, J. Res. Develop., vol.43, pp.245-264,
    1999

    [5]J. H. Stathis, et al., IEEE Transactions on Device and Materials
    Reliability, vol.1, pp.43-59, 2001

    [6]J. H. Stathis, et al., IEEE International Electron Devices Meeting, pp.167-171, 1998

    [7]A. I. Kingon, J. P.Maria, S. K. Streiffer, Nature 406, p.1032

    [8]Tung Ming Pan, et al., Appl. Phys. Lett. vol.78, p.1439

    [9]T. H. Hou , et al., Meeting of the Electrochemical Society, Salt

    Lake City , Utah, 2002

    [10] A. Chin et al., “High Quality La2O3 and Al2O3 Gate Dielectrics with
    Equivalent Oxide Thickness 5-10A”, Symp. on VLSI Tech. Dig.,2000

    [11] Li, XP Wang, HY Yu, CX Zhu, A Chin, AY Du, - Solid-State and

    Integrated Circuit Technology, 2006

    [12]G. D. Wilk, R. M. Wallace, et al., J. Appl. Phys. 87, p.484, 2000

    [13]G. D. Wilk, et al., J. Appl. Phys. 89, p.5243, 2001

    [14]A. Kumar, D. Rajdev, et al., J. Am. Chem. Soc. 55, p.439, 1972

    [15]C. Hobbs, et al., IEEE IEDM. 2001, 30.1.1, 2001

    [16]S. Saito, et al., IEDM, p.7, 2003

    [17]E Gusev,IEDM., MRS Bull, 2001

    [18] C. H. Choi, C. Y. Kang, et al., Symp. VLSI Tech. Dig., p.226, 2005

    [19] Kazuyoshi Torii, et al., IEEE EDL 53, p. 323, 2006

    [20] 張子云，”利用氟氮摻雜與低溫電漿處理在奈米金氧半電晶體元
    件製程上的應用”，國立交通大學電子工程系，2002

    [21] Satoshi Kamiyama, IWGI 2003, p. 46, Tokyo

    [22] H.-S. Jung, et al., IEDM Tech. Dig., 2002, pp. 852-856.

    [23] S. Tsujikawa, et al., IEEE Symp. VLSI Tech. Dig., 2002

    [24] W. Zhu, et al., IEEE Trans. Electron Devices, vol. 51, no. 1, pp.
    98–100, Jan. 2004

    [25] A. L. P. Rotondaro, et al., IEEE Electron Device Lett., vol. 23, no.
    10, pp. 603–605, Oct. 2002

    [26]M. Cho, J. H. Kim, C. S. Hwang, H.-S. Ahn, S. Han, and J. Y. Won, Appl.
    Phys. Lett. 90, 182907 2007 .

    [27]Hong Bae Park Samsung Electronics R&D Center, APPLIED PHYSICS LETTERS 94, 042911 _2009_

    [28] Wen-Jie Qi, et al., Symposium on VLSl Tech. Dig. of Technical Papers, 2000

    [29] Satoshi Kamiyama, IWGI 2003, p. 46, Tokyo

    [30] C. H. Chen, et al., IEEE EDL 22, p.260, 2001

    [31] Kazuyoshi Torii, et al., IEEE EDL 53, p. 323, 2006

    [32] C Kang, et al., IEEE, p.122, 2005

    [33] M. S. Akbar, et al., APL 86, 032906 ,2005

    [34] Renee Nieh, et al., APL 81, p.1663, 2002

    [35]J. Maserjian, et al., J. Vac. Sci. & Technol.,Vol 20, pp.743-6,
    1982

    [36]R.Rofan, et al., IEEE Electron Device Lett.; 12: 632-4, 1991

    [37]S. J. Lee, et al., VLSI Symp. Tech. Dig., p.133, 2001

    [38]T. Iwamoto, et al., IEDM Tech Dig., p.639, 2003

    [39]P. O. Hahn, et al., J. Vac. Sci. Technol. A ,Vol 2, pp. 574-3,
    1984

    [40]T. Yamanka, et al., IEEE Electron Device Lett. ,Vol 17, pp178-0,
    1996

    [41]W. K. Chim, et al., J. Apply. Physic , Vol 93, pp.4788-3,
    2003

    [42]Heyns, et al., VLSI Technology, Systems, and Applications, International Symposium, p.247, 2003

    [43]J.F. Conley, et al., Electrochem. and Sol. State Lett.,

    pp.108-112,2002

    [44]G.D. Wilk, et al., Symposium On VLSI Technology Digest of

    Technical, p.88, 2002

    [45]Jae Hyuck Jang, et al., APL 109, 023718 2011

    [46]G.D. Wilk,et al., VLSI,p.88,2002

    無法下載圖示 全文公開日期 本全文未授權公開 (校內網路)
    全文公開日期 本全文未授權公開 (校外網路)

    QR CODE