簡易檢索 / 詳目顯示

回結果列表
研究生： 楊東偉
Dong-Wei Yang
論文名稱： 氮化鉬電極及堆疊式介電層應用在SONOS-type快閃記憶體之研究
Investigation of MoN Metal-gate and Stacked Dielectric Layer Applied on SONOS-type Flash Memory Device
指導教授： 張廖貴術
Kuei-Shu Chang-Liao
口試委員:
學位類別： 碩士
Master
系所名稱： 原子科學院 - 工程與系統科學系
Department of Engineering and System Science
論文出版年： 2007
畢業學年度： 95
語文別： 中文
論文頁數： 103
中文關鍵詞： 氮化鉬 、堆疊式 、快閃記憶體 、高功函數 、高介電
外文關鍵詞： MoN, stacked, flash memory, high work function, high k
相關次數： 點閱：2  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 　　SONOS-type快閃記憶體具有快速寫入、低操作電壓、高可靠度、高整合性，但是，在高電壓抹除下會有EBT效應產生，使得元件的抹除速度受到限制。本論文研究即針對利用MoN當金屬電極應用在快閃記憶元件上，觀察其寫入、抹除、電荷保持、耐力以及元件干擾之電特性。根據其實驗的結果可發現利用MoN當金屬電極實現在電容結構和電晶體結構，明顯提升利用TaN電極的抹除速度及可靠度。
    對於SONOS-type的快閃記憶體發展而言，由於元件的微縮、快速、省電、高密集度等趨勢走向，所以將針對傳統SONOS做改善，因此，就衍生出利用高介電材料取代當初的氮化矽來當作電荷捕捉層，除此之外，除了利用高介電材料當電荷儲存層，也將針對SONOS形式的快閃記憶體的電荷捕捉層、穿隧氧化層，其針對各項改變來探討是否可以將其元件效率做改善。其中利用多層的高介電材料堆疊出的電荷捕捉層對於元件來說有所改善；利用不同的高介電材料搭配氧化矽所堆疊出的穿隧氧化層元件結構對於電性有所改善。針對這兩部分實驗結果可發現，利用Al2O3/HfO2/Al2O3堆疊電荷捕捉層在整體電性表現上可得到較佳的結果；另外利用薄氧化層上堆疊Al2O3當作穿隧層，可獲得在操做速度以及資料保持力都有不錯效率的結果。

    目錄 第一章....................................................1 序　　　論 1-1 前言...................................................1 1-2 發展.................................................2 1-3 SONOS的優缺點 ........................................3 1-4 high-k材料應用在快閃記憶體 ......................6 1-5 研究目的 ........................................9 1-6 各章摘要 ........................................9 第二章 ................................................17 快閃記憶體元件操作方法 2-1寫入與擦拭方法.......................................17 2-1-1通道熱電子注入寫入 ..............................17 2-1-2 F-N穿隧寫入 .......................................18 2-1-3 F-N穿隧擦拭 .......................................19 2-2耐力 ................................................20 2-3干擾 ................................................21 2-4電荷保持 .......................................23 第三章 ................................................32 材料分析、實驗規劃與元件製程 3-1 材料分析 .......................................32 3-2實驗規劃 .......................................33 3-3電容結構元件製程 ..............................34 3-4電晶體元件製程 .......................................35 3-4-1 晶片刻號及零層(Alignment Mark)曝光 ............35 3-4-2主動區定義(Active Region Definition) ............35 3-4-3 LOCOS Formation 、 KOOI Effect and Vt Implant ...37 3-4-4 成長閘極穿隧氧化層 ..............................38 3-4-5 Trapping layer, Blocking oxide and Metal Gate ...38 3-4-6 Source, Drain, Body Implant and Gate Definition ...39 3-4-7 Passivation .......................................40 3-4-8 Contact Holes and Metal Layer .....................41 第四章 ................................................51 ＭoN金屬電極之SONOS-type快閃記憶體操作特性研究 4-1 研究背景與目的 .......................................51 4-2 實驗規劃與製程 .......................................53 4-3 結果與討論 .......................................54 4-3-1 MoN高功函數金屬電極應用在SONOS-type電容結構之特性探討 ......................................................54 4-3-2 MoN高功函數金屬電極應用在電晶體結構之特性探討 ...57 4-4 結論 ................................................61 第五章 ................................................75 針對高介電材料應用在穿隧氧化層及電荷補捉層之記憶體電容結構特性研究探討 5-1 研究背景與目的 .......................................75 5-1-1 調變堆疊式電荷捕捉層快閃記憶元件之電容結構 ...76 5-1-2堆疊式穿隧氧化層快閃記憶元件之電容結構 ............76 5-2 實驗規劃及製程 .......................................78 5-3 多層高介電材料堆疊之電荷儲存層對電容結構記憶體操作特性的影響 ................................................79 5-4 以low-K/high-K堆疊結構當穿隧氧化層對電容結構記憶體操作特性的影響 ................................................80 5-5 結論 ................................................82 第六章 ................................................98 結論與建議 6-1結論 ................................................98 6-2建議 ................................................99 參考文獻 ...............................................100 表目錄 表2- 1四種FN穿隧機制相對應的電場大小 .....................27 表3- 1不同比例的HF/AL，經900 ℃利用XPS做元素分析 ...43 表4- 1改變金屬閘極的電容條件 .....................63 表4- 2不同金屬閘極電晶體結構的快閃記憶體製程條件 ...63 表5- 1多層高介電材料電荷儲存層堆疊之無隔離電容結構製程條件.......................................................84 表5-2以LOW-K/HIGH-K堆疊結構之穿隧氧化層無隔離電容結構製程條件 ................................................85 圖目錄 圖1-1各種類記憶元件的在各年的成長狀況與估計[6]........ 11 圖1-2傳統浮閘結構以及SONOS的結構圖[4]................. 11 圖1-3寫入與抹除基本機制說明圖 [4] ..................12 圖1-4寫入與抹除物理機制的能帶圖[4] ..................12 圖1-5 SONOS快閃記憶體在電荷保存力時的能帶圖[11]....... 13 圖1-6 SONOS降低穿隧氧化層厚度在寫入所遇見額外能障的能帶13 圖1-7 HFO2的XRD圖[10]................................. 14 圖1-8不同HF/AL組成比在PDA溫度為600 ℃的XRD圖[11]...... 14 圖1- 9 HFO2添加不同比例的AL對結晶溫度及介電常數的影響........................................................15 圖1- 10不同HF/AL組成比在不同PDA溫度下能隙的變化[13]... 15 圖1- 11各不同功函數金屬材料應用在SANOS上的抹除速度表現[16...........................................16 圖2-1通道熱電子注入示意圖 ............................25 圖2-2通道熱電子注入能帶圖 ............................25 圖2-3通道FN穿隧寫入能帶圖 ............................26 圖2-4 SONOS 四種FN穿隧寫入示意圖[21] ...................27 圖2-5通道FN穿隧抹除能帶圖 ............................28 圖2-6源極帶對帶穿隧電子電洞流向示意圖 ..........28 圖2-7快閃記憶體耐力特性示意圖 ...................29 圖2-8(A)源極 (B)源極-閘極 (C)通道擦拭 示意圖 ..........30 圖2-9 陣列中的(A)汲極干擾與(B)閘極干擾 示意圖 ..........31 圖3-1不同比例的HF/AL，經900 ℃後的XRD分析圖 ..........43 圖3-2電容製程示意圖 .............................42 圖3-3電容完成圖剖面 .............................44 圖3-4 LOCOS氧化層的形成 .............................45 圖3-5利用乾式氧化法成長SIO2作為穿隧氧化層 ...........45 圖3-6利用ALD沉積電荷儲存層及上氧化層 .....................46 圖3-7 ALD薄膜沉積示意圖，(A)通入反應前驅物並達表面飽和吸附(B)通入反應物進行薄膜沉積並通鈍氣將未反應的氣體帶走(C)再通入反應前驅物進行下一層薄膜沉積 ....................47 圖3-8 ALD沉積過程示意圖 ..............................48 圖3- 9利用多功能真空濺鍍系統濺鍍TAN METAL GATE...........49 圖3- 10源極，汲極區域的形成 ..............................49 圖3- 11利用PECVD沉積SIO2作為元件的保護層 ............50 圖3- 12利用蝕刻製程製作接觸洞 .....................50 圖4- 1 MO摻不同氮含量以及不同退火溫度下的功函數圖[34] ...62 圖4-2電容結構剖面示意圖 ..............................64 圖4-3電晶體結構剖面示意圖 ..............................64 圖4-4經過不同正負電壓儲存/抹除之後所對應CV特性之平帶電壓變化量(△VFB) .......................................65 圖4-5分別為對MON以及TAN電容結構利用(A)7 V、(B)9 V、(C)11 V做FN寫入條件下對應平帶電壓的平移量 .....................66 圖4- 6分別為對MON以及TAN的電容結構利用(A)-7 V、(B)-9 V、(C)-11 V做FN抹除條件下對應平帶電壓的平移量 ............67 圖4- 7電荷保持力，在相同的寫入以及抹除條件之下對於不同金屬電極(A) MON (B) TAN經過10000 SEC之後的寫入態╱抹除態的平帶電壓 ................................................68 圖4- 8利用通道FN穿隧寫入方式施加於閘極，觀察(A) 6 V (B) 8 V (C) 10 V (D) 12 V 的△VTH 對寫入時間 .....................69 圖4-9利用通道FN穿隧抹除方式施加於閘極，觀察平帶電壓平移量70 圖4-10 ID-VD關係 .......................................71 圖4- 11利用VG= 12 V, VD=6 V的CHEI寫入效應 ............71 圖4-12利用不同操作電壓下單邊汲極BTB-FN抹除 ............72 圖4-13快閃記憶體不同金屬電極在室溫下的電荷保持力.........73 圖4- 14快閃記憶體之應用 (A) TAN (B) MON電極經1000次抹除/寫入耐力測試 ................................................73 圖4- 15在VD=6 V，不同金屬電極快閃記憶體之汲極干擾特性....74 圖4-16在VG=3 V, VD=1 V操作下，不同金屬電極快閃記憶體之讀取干擾特性 ................................................74 圖5- 1 調變SI/N比的電荷補捉層之能帶圖 ............86 圖5- 2等效厚度相同之下，HFO2 與SIO2電荷保持力比較圖....86 圖5- 3等效厚度相同之下，HFO2 與SIO2寫入電流比較圖......86 圖5- 4各堆疊式穿隧氧化層在施加電場下，能帶彎曲的示意圖 ..87 圖5- 5利用模擬方式比較堆疊式結構(SIO2/HFO2) 與單層結構的寫入速度 ................................................87 圖5- 6無隔離保護(LOCOS)的電容結構 .....................88 圖5- 7利用堆疊A、B、C不同高介電材料之電荷儲存層電容結構示意圖 ................................................89 圖5- 8堆疊穿隧氧化層高介電材料的電容結構示意圖.........89 圖5- 9堆疊式電荷捕捉層經過不同電壓經儲存╱抹除之後所對應的平帶電壓變化量(ΔVFB) ......................................90 圖5- 10利用通道穿隧寫入方式於閘極施加(A)7 V(B)9 V的寫入..90 圖5- 11利用通道穿隧抹除方式於閘極施加(A) -7V(B) -9V的寫入 ΔVFB對時間的關係圖.......................................91 圖5- 12經10000SEC電荷保持力，寫入態以及抹除態的平帶電壓 ..92 圖5- 13利用通道穿隧寫入方式於閘極施加電壓 ............95 圖5- 14經10000sec電荷保持力，寫入態以及抹除態平帶電壓 ...96 圖5- 15各不同堆疊之穿隧氧化層快閃記憶元件能帶圖形......97

    [1] Kahng, D. and Sze, S. M. “A floating gate and its application to memory devices.” Bell Systems Technical Journal. l46, 1283,1967
    [2] Wegener, H. A. R, Lincoln, A. J., Pao, H. C., O'Connell, M. R., and Oleksiak, R. E. “The variable threshold transistor, a new electrically alterable, non-destructive read-only storage device.”, IEEE IEDM Technical Digest. 1. 1967
    [3] Bez, R.; Cappelletti, P.; “Flash Memory and Beyond”, VLSI Technology, 2005. (VLSI-TSA-Tech). 2005 IEEE VLSI-TSA International Symposium on 25-27 .Page(s):84 - 87 , April 2005
    [4] Marvin H. White, et al., ”On the go with SONOS”， IEEE CIRCUIT & DEVICE, JULY 2000.
    [5] Dipert, B.; Hebert, L.; “Flash Memory go Mainstream”, Spectrum, IEEE Volume 30, Issue 10, Oct. 1993 Page(s):48 - 52
    [6] Trexler, T.; “Flash Memory Complexity”, Instrumentation & Measurement Magazine, IEEE Volume 8, Issue 1, Page(s):22 - 26 , March 2005
    [7] 薛富元, “由模擬來探討Floating Gate Memory及SONOS元件微小化之極限”, 國立清華大學電子工程研究所, P6,200410
    [8] Min She, “Semiconductor Flash Memory Scaling”, 2003
    [9] Yan-Ny Tan, et al., ”High-k HfAlO charge trapping layer in SONOS-type nonvolatile memory device for high speed operation”, IEEE Electron Device Meeting, p889-892, 2004.
    [10] Yan-Ny Tan, et al., ”Over-erase phenomenon in SONOS-type flash memory and its minimization using a hafnium oxide charge storage Layer”, IEEE Transactions on Electron Device ,Vol.51, No.7,JULY, 2004.
    [11] Moon Sig Joo, et al., ”Dependence of Chemical Composition Ratio on Electrical Properties of HfO2-Al2O3 Gate Dielectric”, Jpn. J. Appl. Phys., No.3A, P.l220-l222, MARCH 2003.
    [12] W. J. Zhu, et al., ”Effect of Al Inclusion in HfO2 on the Physical and electrical properties of the dielectrics”, IEEE Electron Electron Device Letters, Vol.23, No.11, NOVEMBER 2003.
    [13] J. Petry, et al., ”The band structure of ALCVD AlZr and AlHf oxides as measured by XPS”, Materials Science and Engineering, 2004.
    [14] Yan Ny Tan; Chim, W.K.; Wee Kiong Choi; Moon Sig Joo; Byung Jin Cho; “Hafnium aluminum oxide as charge storage and blocking-oxide layers in SONOS-type nonvolatile memory for high-speed operation”, Electron Devices, IEEE Transactions on Volume 53, Issue 4, Page(s):654 - 662 ,April 2006
    [15] Min She, et al., ”Silicon-nitride as a tunnel dielectric for improved SONOS-type flash memory”, IEEE Electron Device Letters, Vol.24, No.5, MAY, 2003.
    [16] Hang-Ting Lue, et al., ”BE-SONOS A bandgap engineered SONOS with excellent performance and reliability”, IEEE International Electron Devices Meeting, 2005.
    [17] B. Govoreanu, et al., “VARIOT:A Novel Multilayer Tunnel Barrier Concept for Low-Voltage Nonvolatile Memory Devices”, IEEE Electron Devices Letter, Vol.24, No.2, p99-101, FEBRUARY 2003.
    [18] 王炳琨，”不同HfOxNy/SiO2堆疊穿隧介電層對快閃記憶體操作特性之影響”，國立清華大學工程與系統科學研究所，p60-p94, 2004.
    [19] Sanghun Jeon, et al., ”High Work-Function metal gate and high-K dielectric for charge trap flash memory device applications”, IEEE Transactions on Electron Device, Vol.52, No.12, DECEMBER 2005.
    [20] Jiankang Bu, et al., “Retention reliability enhanced SONOS NVSM with scaled programming voltage”, IEEE Aerospace Conference paper, Vol.5, P5-2383 5-2390, 2001
    [21] Marvin H. White, et al., “A low voltage SONOS nonvolatile semiconductor memory technology”, IEEE Transactions on Components, Packaging, and Manufacturing Technology, Vol.20, No.2, JUNE 1997.
    [22] W. J. Tsai, et al., “Data retention behavior of a SONOS type two-bit storage flash memory cell”, IEEE International Electron Devices Meeting, 2001
    [23] K. Tamer San, et al., “Effects of erase source bias on Flash EPROM device reliability”, IEEE Transactions on Electron Devices , Vol.42, No.1, JANUARY 1995
    [24] Verma, et al., ”Reliability Performance of ETOX Based Flash Memory”, International Reliability Physics Symp, P.158, 1998.
    [25] Haddad, et al., ”Degradation Due to Hole Trapping in Flash Memory Cells”, IEEE Electron Dev. Lett., Vol.10, No3, P.117, Mar. 1989.
    [26] Adam Brand, et al., ”Novel Read Distub Failure Mechanism Induced by Flash Cycling”, International Reliability Physics Symp., P.127, 1993.
    [27] 張俊彥，鄭晃忠,”積體電路製程及設備技術手冊”，中華民國電子材料與元件協會，p188,1997
    [28] Tsu-Jae King, et al., “NOVEL MATERIALS AND PROCESSES FOR MOS DEVICES”, MICRO Project 98-071,1998-99
    [29] H. Matsuhashi and S. Nishikawa, “Optimum Electrode Materials for Ta2O5 Capacitors for High- and Low-Temperature Processes”, Jpn. J. Appl. Phys. Vol.33. pp. 1293-1297. 1994
    [30] Chang Hyun Lee, et al., ”A novel SONOS structure of SiO2-SiN-Al2O3 with TaN metal gate for multi-giga bit flash memories”, IEEE International Electron Devices Meeting, 2003.
    [31] Kuo-Hong Wu; Hua-Ching Chien; Chih-Chiang Chan; Tung-Sheng Chen; Chin-Hsing Kao, “SONOS device with tapered bandgap nitride layer” Electron Devices, IEEE Transactions on Volume 52, Issue 5, Page(s):987 – 992, May 2005
    [32] Jong Jin Lee, Xuguang Wang ,Weiping Bai ,Nan Lu ,and Dim-Lee Kwory, ”Theoretical and Experimental Investigation of Si Nanocrystal Memory Device With HfO2 ,High-k Tunneling Dielectric”, IEEE Transactions on Electron Devices ,Vol. 50,NO 10, p.2067-2072, 2003.
    [33] B. Govoreanu, P. Blomme, J. Van Houdt and K. De Meyer, “Simulation of Nanofloating Gate Memory with High-k Stacked Dielectrics”, IEEE Electron Devices Letter, p299-302,2003.
    [34] 簡伯彥，”鉬金屬閘極金氧半元件之電性研究”，國立清華大學工程與系統科學研究所，p65, 2007.

    無法下載圖示 全文公開日期 本全文未授權公開 (校內網路)
    全文公開日期 本全文未授權公開 (校外網路)

    QR CODE