簡易檢索 / 詳目顯示

回結果列表
研究生： 林國鼎
論文名稱： 主機板承受隨機振動負載之疲勞壽命分析
指導教授： 葉孟考教授
口試委員:
學位類別： 碩士
Master
系所名稱： 工學院 - 動力機械工程學系
Department of Power Mechanical Engineering
論文出版年： 2004
畢業學年度： 92
語文別： 中文
論文頁數： 99
中文關鍵詞： 主機板 、隨機振動 、疲勞壽命 、覆晶焊點
相關次數： 點閱：1  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 電子元件在製造、運輸(Transportation)及操作等過程，易承受由外界環境所引起的隨機振動，造成封裝結構產生剝離及高循環疲勞破壞(High-Cycle Fatigue Failure)，進而影響其可靠度。電子元件受振動負載之受損程度與印刷電路板及主機板的彎曲幅度有關，電路板及主機板的彎曲過大，易使與基板連接的焊點(Solder Joint)或底填膠(Underfill)產生應力集中，造成破裂而影響封裝整體結構之可靠度及使用壽命。
    本文探討含覆晶晶片之主機板承受隨機振動負載之疲勞壽命，以分析覆晶晶片焊點可靠度為重點，文中以有限單元套裝軟體ANSYS配合實驗探討覆晶(Flip Chip)於主機板上承受隨機振動負載之可靠度，並藉由幾何和材料性質等參數變化，期能提昇整體結構之可靠度。結果顯示主機板承受JEDEC規範之隨機振動負載時，無疲勞破壞發生；覆晶焊點承受隨機振動負載時，疲勞破壞發生在距中性軸最遠之對角線焊點與晶片接合處；增加晶片厚度、底填膠填充角度、底填膠楊氏模數及主機板阻尼比，皆能有效提昇主機板結構之疲勞壽命。

    摘要…………………………………………………………………. i 致謝………………………………………………………………….. ii 目錄…………………………………………………………………. iii 圖表目錄……………………………………………………………. v 第一章 緒論………………..……………………………………….. 1 1.1 研究動機………………………...………………………….. 2 1.2 參考文獻………………………...………………………….. 3 1.3 研究主題………………………...………………………….. 5 第二章 有限單元分析………..…………………………………….. 7 2.1 隨機振動分析.…………………………………………….... 10 2.2自由振動分析……….………………………………………. 13 2.3 ANSYS分析…………………………………………………. 14 2.4 焊點可靠度理論……………………………………………. 15 第三章 實驗內容及程序…………………………………………… 17 3.1 實驗設備……………………………………..……………... 17 3.2利用致振器量取主機板模態………………………………..態………………………………….態………………………………………………. 18 3.3利用衝擊槌敲擊以量取主機板模態….…………………….態………………………………………………. 18 3.3 疲勞壽命實驗……….…………………………………...…. 19 第四章 結果與討論…………………………………………… 21 4.1 簡化模型及網格密度探討…………………………………. 21 4.2 以致振器量測主機板模態…………………………………. 22 4.3以衝擊槌量測主機板模態………………………………….. 22 4.4 ANSYS模態分析結果……………………………………….…………………………………. 23 4.5 模態分析結果比較…………………………………………. 24 4.6 隨機振動疲勞壽命分析結果….…………………………… 25 4.7 參數化討論…………………………………………………. 28 第五章 結論……..….………………………………………………. 32 參考文獻……………………………..……………………………… 33 圖表………………………………..………………………………… 36 圖表目錄 頁次 表 1 主機板之材料特性……………………...……………….... 36 表 2 覆晶構裝之材料特性…………………………….……….. 36 表 3 能量頻譜密度表………………………………….……….. 36 表 4 主機板材料之極限應力…………………………………... 37 表 5 隨機振動輸入之加速度均方根值………………………... 37 表6 (a).不同簡化模型之覆晶焊點最大位移表.……...………. 37 表6 (b).不同簡化模型之覆晶焊點最大應力表………………. 37 表7 以致振器激振主機板不同量測位置之自然頻率………... 38 表8 以衝擊槌敲擊主機板不同量測位置之自然頻率………... 38 表9 主機板之前十個自然頻率分析結果……………………... 38 表10 有無I/O連接器之主機板模態分析結果………………… 39 表11 主機板楊氏模數增強之模態分析結果…………………... 39 表12 模態分析與實驗結果……………………………………... 39 表13 夾具模態分析之自然頻率………………………………... 40 表14 (a).主機板不同位置承受隨機振動負載G=6.27 G之分析結果………………………………………………………... 41 表14 (b).主機板不同位置承受隨機振動負載G=6.27 G之分析結果………………………………………………………... 41 表15 (a).覆晶焊點不同位置承受隨機振動負載G=6.27G之分析結果…………………………………………………….. 42 表15 (b).覆晶焊點不同位置承受隨機振動負載G=6.27G之分析結果……………………………………………………... 42 表 16 主機板不同材料承受隨機振動負載G=6.27 G之最大von-Mises應力值…………………………………………. 43 表 17 覆晶晶片材料承受隨機振動負載G=6.27 G之最大von-Mises應力值…………………………………………. 43 表 18 (a).主機板不同位置承受隨機振動負載G=165.3 G之分析結果……………………………………………………... 44 表 18 (b).主機板不同位置承受隨機振動負載G=165.3 G之分析結果……………………………………………………... 44 表 19 (a).覆晶焊點不同位置承受隨機振動負載G=165.3 G之分析結果…………………………………………………... 45 表 19 (b).覆晶焊點不同位置承受隨機振動負載G=165.3 G之分析結果…………………………………………………... 45 表 20 主機板不同材料承受振動負載G=165.3 G之最大von-Mises應力值…………………………………………. 46 表 21 覆晶晶片材料承受振動負載G=165.3 G之最大von-Mises應力值…………………………………………. 46 圖1.1 圖1.1 覆晶構裝剖面示意圖……………………………… 47 圖2.1 Solid45單元示意圖…………………………….…………. 47 圖2.2 主機板結構示意圖………….…………………………….. 48 圖2.3 中央處理器覆晶晶片示意圖……………………………... 48 圖2.4 邊界條件示意圖………………….……………………….. 49 圖2.5 JEDEC能量頻譜密度圖.………………………………….. 49 圖2.6 63Sn/37Pb焊點之疲勞壽命曲線……………………….. 50 圖3.1 主機板試片…………………..……………………………. 50 圖3.2 中央處理器試片……………………………...…………… 51 圖3.3 主機板試片夾具…………………………………………... 51 圖3.4 信號產生器………………………………………………... 52 圖3.5 放大器……………………………………………………... 52 圖3.6 致振器…………………………………...………………… 53 圖3.7 模態實驗裝置示意圖(a)致振器激振方式……………… 54 圖3.7 模態實驗裝置示意圖(b)衝擊槌敲擊方式……………….. 54 圖3.8 主機板振動量測位置示意圖…………...………………… 55 圖3.9 試片夾持圖………………………………………………... 55 圖3.10 疲勞壽命實驗裝置示意圖………………………………... 56 圖3.11 隨機振動疲勞壽命實驗流程圖…………………………... 56 圖3.12 ANSYS疲勞壽命分析流程圖……………………………. 57 圖4.1 覆晶構裝晶片(3×3陣列)模型示意圖…………………….. 57 圖4.2 3×3陣列覆晶焊點簡化模型示意圖………………………. 58 圖4.3 3×3陣列覆晶焊點模型之邊見條件………………………. 59 圖4.4 經簡化之覆晶焊點分布示意圖…………………………... 59 圖4.5 主機板自然頻率與單元數關係圖………………………... 60 圖4.6 主機板網格模型(30870個單元)………………………….. 61 圖4.7 以致振器量測主機板之頻率響應圖(位置A)...………….. 62 圖4.7 以致振器量測主機板之頻率響應圖(位置B)...………….. 62 圖4.7 以致振器量測主機板之頻率響應圖(位置C)...………….. 63 圖4.7 以致振器量測主機板之頻率響應圖(位置D)...………….. 63 圖4.7 以致振器量測主機板之頻率響應圖(位置E)...………….. 64 圖4.7 以致振器量測主機板之頻率響應圖(位置F)...…………... 64 圖4.8 以衝擊槌量測主機板之頻率響應圖(位置A)...………….. 65 圖4.8 以衝擊槌量測主機板之頻率響應圖(位置B)...………….. 65 圖4.8 以衝擊槌量測主機板之頻率響應圖(位置C)...………….. 66 圖4.8 以衝擊槌量測主機板之頻率響應圖(位置D)...………….. 66 圖4.8 以衝擊槌量測主機板之頻率響應圖(位置E)...………….. 67 圖4.8 以衝擊槌量測主機板之頻率響應圖(位置F)...…………... 67 圖4.9 以衝擊槌量測含模具之致振器之頻率響應圖…………... 68 圖4.10 不含夾具之主機板振動模態圖(模態一至模態六)……… 69 圖4.10 不含夾具之主機板振動模態圖(模態七至模態十)……… 70 圖4.11 包含夾具之主機板振動模態圖(模態一至模態六)……… 71 圖4.11 包含夾具之主機板振動模態圖(模態七至模態十)……… 72 圖4.12 無I/O連接器之主機板模型圖……………………………. 73 圖4.13 無I/O連接器之主機板振動模態圖(第一模態)………...... 73 圖4.13 無I/O連接器之主機板振動模態圖(第二模態)………...... 74 圖4.13 無I/O連接器之主機板振動模態圖(第三模態)………...... 74 圖4.14 夾具模型示意圖……………….………………………….. 75 圖4.15 主機板量測位置示意圖…………………………………... 75 圖4.16 主機板不同位置承受隨機振動負載G=6.27 G之位移及應力變化圖(a)位移圖.…………………………………... 76 圖4.16 主機板不同位置承受隨機振動負載G=6.27 G之位移及應力變化圖(b)應力圖………...…………………………... 76 圖4.17 主機板承受隨機振動負載 =6.27 G之變形圖……….. 77 圖4.18 主機板承受隨機振動負載 =6.27 G之應力分佈圖(a) x方向應力分佈………………………………………... 78 圖4.18 主機板承受隨機振動負載 =6.27 G之應力分佈圖(b) y方向應力分佈………………………………………... 78 圖4.18 主機板承受隨機振動負載 =6.27 G之應力分佈圖(c) z方向應力分佈………………………………………... 78 圖4.18 主機板承受隨機振動負載 =6.27 G之應力分佈圖(d) von-Mises方向應力分佈……………………………… 79 圖4.19 覆晶晶片承受隨機振動負載 =6.27 G之變形圖…….. 80 圖4.20 覆晶晶片承受隨機振動負載 =6.27 G之應力分布圖(a) x方向應力分佈………………………………………... 81 圖4.20 覆晶晶片承受隨機振動負載 =6.27 G之應力分布圖(b) y方向應力分佈………………………………………... 81 圖4.20 覆晶晶片承受隨機振動負載 =6.27 G之應力分布圖(b)z方向應力分佈………………………………………... 81 圖4.20 覆晶晶片承受隨機振動負載 =6.27 G之應力分布圖(d) von-Mises方向應力分佈……………………………… 82 圖4.21 覆晶焊點分析位置示意圖………………………………... 82 圖4.22 覆晶焊點不同位置承受隨機振動負載 =6.27 G之位移圖………………………………………………………... 83 圖4.23 覆晶焊點不同位置承受隨機振動負載 =6.27 G之應力變化圖…………………………………………………... 84 圖4.24 覆晶焊點承受JEDEC隨機振動負載之von-Mises應力分佈圖………………………………………………………... 85 圖4.25 加強隨機振動負載強度示意圖…………………………... 86 圖4.26 主機板不同位置承受隨機振動負載G=165.3 G之位移圖 86 圖4.27 主機板不同位置承受隨機振動負載G=165.3 G之應力變化圖………………………………………………………... 87 圖4.28 主機板承受隨機振動負載 =165.3 G之von-Mises應力分佈圖…………………………………………………... 87 圖4.29 覆晶焊點不同位置承受隨機振動負載 =165.3 G之位移圖………………………………………………………... 88 圖4.30 覆晶焊點不同位置承受隨機振動負載 =165.3 G之應力變化圖…………………………………………………... 89 圖4.31 覆晶焊點承受隨機振動負載 =165.3 G之von-Mises應力分佈圖………………………………………………... 89 圖4.32 隨機振動負載強度與焊點最大von-Mises應力關係圖… 90 圖4.33 隨機振動負載強度與焊點疲勞週期關係圖……………... 90 圖4.34 不同晶片厚度之有限單元模型圖………………………... 91 圖4.35 晶片厚度與焊點最大von-Mises應力關係圖…………… 92 圖4.36 晶片厚度與焊點疲勞壽命關係圖………………………... 93 圖4.37 底填膠楊氏模數與焊點最大von-Mises應力關係圖…… 94 圖4.38 底填膠楊氏模數與焊點疲勞壽命關係圖………………... 95 圖4.39 不同底填膠填充角度之有限單元模型圖………………... 95 圖4.40 底填膠填充角度與焊點最大von-Mises應力關係圖…… 96 圖4.41 底填膠填充角度與焊點疲勞壽命關係圖………………... 97 圖4.42 主機板阻尼比與焊點最大von-Mises應力關係圖……… 98 圖4.43 主機板阻尼比與焊點疲勞壽命關係圖…………………... 99

    1. 謝宗雍, “電子構裝技術,” http://140.114.18.41/micro/chap10/ch10-1.htm.
    2. 郭嘉龍, “半導體封裝工程,” 第一章, 全華科技圖書股份有限公司, 中華民國89年.
    3. 陳兆宏, “主機板整合進化論,” 2003. http://lab.digitimes.com.tw/extract/extract.asp?extid=104&gid=20.
    4. Yang, Q. J., Lim, G. H., Lin, R. M., Yap, F. F., Pang, H. l. J. and Wang, Z. P., “Experimental Modal Analysis of PBGA Printed Circuit Board Assemblies,” IEEE /CPMT Electronic Packaging Technology Conference, pp. 290-296, 1997.
    5. Liu, S. and Ume, I. C., “Vibration Analysis Based Modeling and Defect Recognition for Flip-Chip Solder-Joint Inspection,” ASME Journal of Electronic Packaging, Vol. 124, pp. 221-226, 2002.
    6. Pitarresi, J. M., Caletka, D. V., Caldwell, R. and Smith, D. E., “Experimental Modal Analysis and Dynamic Response Prediction of PC Boards With Surface Mount Electronic Components,” ASME Journal of Electronic Packaging, Vol. 113, pp. 244-249, September 1991.
    7. Wong, T. L., Stevens, K. K. and Wang, G., “The “Smeared” Property Technology for the FE Vibration Analysis of Printed Circuit Cards,” ASME Journal of Electronic Packaging, Vol. 113, pp. 250-275, September 1991.
    8. Barker, D. B., Chen, Y. S. and Dasgupta, A., “Estimating the Vibration Fatigue Life of Quad Leaded Surface Mount Component,” ASME Journal of Electronic Packaging, Vol. 115, pp. 195-200, 1993.
    9. Sidharth and Barker, D. B., “Vibration Induced Fatigue Life Estimation of Corner Leads of Peripheral Leaded Components,” ASME Journal of Electronic Packaging, Vol. 118, pp. 244-249, 1996.
    10. Suhir, E., “Predicted Fundamental Vibration Frequency of a Heavy Electronic Component Mounted on a Printed Circuit Board,” ASME Journal of Electronic Packaging, Vol. 122, pp. 3-5, 2001.
    11. Yang, Q. J., Lim, G. H., Pang, H. L. J. and Wang, Z. P., “Vibration Reliability Test of a PBGA Assembly,” IEEE/CPMT Electronic Packaging Technology Conference, pp. 258-263, 1998.
    12. Zhao, Y., Basaran, C., Carwright, A. and Dishongh, T., “Inelastic Behavior of Microelectronics Solder Joints Under Concurrent Vibration and Thermal Cycling,” IEEE Inter Society Conference on Thermal Phenomena, pp. 174-180, 2000.
    13. Ghaffarian, R., “Shock and Thermal Cycling Synergism Effects on Reliability of CBGA Assemblies,” IEEE Journal of Electronic Packaging, Vol. 122, pp. 327-333, 2000.
    14. Yang, Q. J., Wang, Z. P., Lim, G. H., Pang, J. H. L., Yap, F. F. and Lin, R. M., “Reliability of PBGA Assemblies Under Out-of-Plane Vibration Excitations,” IEEE Transactions on Component and Packaging Technology, Vol. 25, No. 25, pp. 293-300, June 2002.
    15. Tu, P. L., Chan, Y. C., Tang, C. W. and Lai, J. K. L., “Vibration fatigue of mBGA solder joint,” IEEE Electronic Components and Technology Conference, pp. 1369-1375, 2000.
    16. Lau, J. H., “Solder Joint Reliability of Flip Chip and Plastic Ball Grid Array Assemblies Under Thermal, Mechanical, and Vibration Conditions,” IEEE Transactions on Components, and Manufacturing Technology-Part B, Vol. 19, pp. 728-735, No. 4, 1996.
    17. Shetty, S., Lehtinen, V., Dasgupta, A., Halkola, V. and Reinikainen, T., “Fatigue of Chip Scale Package Interconnects Due to Cyclic Bending,” ASME Journal of Electronic Packaging, Vol. 123, pp. 302-308, 2001.
    18. Rau, I., Miessner, R., Liebing, G. and Becker, K. F., “Accelerated Testing of Flip Chip Packages Under Dynamic Load,” IEEE Polymers and Adhesives in Microelectronics and Photonics, pp. 349-357, 2001.
    19. 鍾為勳, “覆晶構裝承受振動負載之疲勞壽命分析,” 國立清華大學動力機械學系碩士論文, 2003.
    20. Li, R. S., “A Methodology for Fatigue Prediction of Electronic Components Under Random Vibration Load,” ASME Journal of Electronic Packaging, Vol. 123, pp. 394-400, 2001.
    21. Jih, E. and Jung, W., “Vibration Fatigue of Surface Mount Solder Joints,” IEEE InterSociety Conference on Thermal Phenomena, pp. 246-250, 1998.
    22. Wong, T.E., Reed, B.A., Cohen, H. M. and Chu, D. W., “Development of BGA Solder Joint Vibration Fatigue Life Prediction Model,” Electronic Components and Technology Conference, pp.149-154, 1999.
    23. Wong, T. E., Palmieri, F. W. and Fenger, H. S., “Under-Filled BGA Solder Joint Vibration Fatigue Damage,” IEEE Inter Society Conference on Thermal Phenomena, pp. 961-966, 2002.
    24. Lee, S.W. R. and Lui, B. H. W., “Evaluation of Board Level Reliability of Pb-free PBGA Solder Joints,” IEEE International Symposium on Advanced Packaging Materials, pp. 82-89, 2002.
    25. Wong, T. E., Palmieri, F. W., Reed, B. A., Fenger, H. S., Cohen, H. M. and Teshiba, K.T., “Durability/Reliability of BGA Solder Joints under Vibration Environment,” Electronic Components and Technology Conference, pp. 1083-1088, 2000.
    26. 江孟儒, “高性能電子構裝之振動應力分析,” 元智大學機械工程學系碩士論文, 2000.
    27. Quinones, H., Babiarz, A., “Chip Scale Packaging Reliability,” Int’l Symp on Electronic Materials & Packaging, pp. 398-405, 2000.
    28. Pitarresi, J., “Dynamic Modeling and Measurement of Personal Computer Motherboards,” Electronic Components and Technology Conference, pp. 597-603, 2002.
    29. Cifuentes, A. O., “Estimating the Dynamic Behavior of Printed Circuit Boards,” IEEE Transactions on Components, packaging, and Manufacturing Technology-Part B: Advanced Packaging, Vol. 17, pp. 69-75, 1994.
    30. Low, K. H., Chai, G. B., Lim, T. M. and Sue, S. C., “Comparisons of Experimental and Theoretical Frequencies for Rectangular Plates with Various Boundary Conditions and Added Masses,” International Journal of Mechanical Sciences, Vol. 40, No. 11, pp. 1119-1131, 1998.
    31. ANSYS Theory Reference. 000855.Eigth Edition.SAS IP, Inc.
    32. Cook, R. D., Malkus, D. S. and Plesha, M. E., “Concepts and Applications of Finite Element Analysis,” Wiley, New York, 1989.
    33. Rao, S. S., “Mechanical Vibrations,” Addison-Wesley, Reading, Massachusetts, 1995.
    34. ANSYS Element Reference. 000855.Eigth Edition.SAS IP, Inc.
    35. Kalpakjian, S. and Schmid, S. R., “Manufacturing Engineering and Technology,” Prentice Hall, New Jersey, 2001.
    36. 張昆堯, “在熱循環作用下錫球結構與配置方式對FCOB構裝之可靠度分析,” 國立成功大學工程科學系碩士論文, 2002.
    37. JEDEC22-B103-B,“Vibration, Variable Frequency,” JEDEC SOLID STATE TECHNOLOGY ASSOCIATION, pp. 1-7, June 2002.
    38. Norton, R. L., “Design of Machinery,” McGraw-Hill, New York, 1992.
    39. Steinberg, D. S., “Preventing Thermal Cycling and Vibration Failures in Electronic Equipment, Ch.5,” Wiley, New York, 2001.
    40. Steinberg, D. S., “Vibration Analysis for Electronic Equipment,” Wiley, New York, 1973.

    無法下載圖示 全文公開日期 本全文未授權公開 (校內網路)
    全文公開日期 本全文未授權公開 (校外網路)

    QR CODE