隨著電晶體的特性改善，尺寸也同時越來越小，在未來應用在CMOS元件技術中等效氧化層厚度(EOT)甚至被要求縮小到1.0 nm以下。因此使用high-k材料來減低漏電流,但即便使用high-k材料仍會遇到一些技術性的困難，例如像charge traping和遷移率惡化…等問題。
因此，希望藉由使用介面處理以及能提供高遷移率通道的鍺半導體材料來克服上述的因素；因為在載子遷移率中，以純鍺本身對矽而言，電子提升兩倍至於電洞可以提升至四倍，故對於元件傳輸可以大大得到改善。但是由於鍺的不耐高溫在400℃下產生易揮發的氣體且容易水解，對於元件的電特性會degradation，所以勢必要用其它鈍化方式來抑制鍺擴散並且維持含鍺通道元件的電特性。
為了提升鍺基板元件的特性，一層高品質的GeO2介面層是需要的。本論文一開始使用氧氣電漿、水氣電漿、雙氧水化學反應三種不同製程方式形成GeO2介面層，並搭配high-k材料HfON作為高介電層，製作成電容。水氣電漿製程方式形成GeO2介面層可以得到品質很好，且超薄的介面層。我們可以得到儘管使用high-k材料，而非Al2O3之類的的材料，依然可以有相當傑出的表現。
以H2O plasma及H2O2 chemical製程形成GeO2介面層，其等效氧化層厚度(EOT)達到0.53nm與0.63nm，較以O2 plasma製程方式為佳。而磁滯及可靠度部分也都有相當不錯的表現。
接著繼續使用H2O plasma製程方式形成GeO2介面層，並製作成電容，並且過程中加入電漿離子浸潤佈植系統，以不同氮化能量、不同氮化時間去作氮化的處理，期望可以進一步降低閘極漏電流。接著為了進一步得到在超薄EOT的情況下，擁有高載子遷移率，繼續使用了H2O plasma製程方式形成GeO2介面層，製作成電晶體元件，這樣的製程方式，得到電子遷移率值為312 cm2/V-s，相對於矽基板元件，有更薄的EOT，且速度也大幅度提升了許多。

The TaN/HfON/GeO2/n-Ge pMOSFETs were fabricated with different formation processes of GeO2 interfacial layer. Ultra low EOT of around 0.5 nm is achieved using GeO2 IL grown by H2O plasma together with in-situ grown HfON gate dielectric, and simultaneously the peak hole mobility of Ge pMOSFET is 312 cm2/V*s.

Rui Zhang, et al.,TRANSACTIONS ON ELECTRON DEVICES, VOL. 59, NO. 2, 2012
C. D. Young, et al., IEEE Deviceand MaterailReliability, Vol.6, p.123,2006
S.Mahapatra, et al., IEEE Electric Device, Vol. 53, pp.1583, 2006.
R. Zhang, et al., VLSI, 978-1-4673-0847-2, 2012