簡易檢索 / 詳目顯示

回結果列表
研究生： 林孟賢
Meng-Shian Lin
論文名稱： 鐵電薄膜極化模擬與在MFIS結構應用
Polarization Simulation of Ferroelectric Thin Films and Its Application on Metal-Ferroelectric-Insulator-Silicon Structure
指導教授： 甘炯耀
Jon-Yiew Gan
口試委員:
學位類別： 碩士
Master
系所名稱： 工學院 - 材料科學工程學系
Materials Science and Engineering
論文出版年： 2007
畢業學年度： 95
語文別： 中文
論文頁數： 108
中文關鍵詞： 非揮發性記憶體 、鐵電場效記憶體 、鐵電電滯曲線 、電滯曲線模擬 、Preisach 模型 、金屬/鐵電/絕緣/半導體
外文關鍵詞： non-volatile memory, ferroelectric FET memory, ferroelectric hysteresis loop, hysteresis loop simulation, Preisach model, MFIS
相關次數： 點閱：4  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 為了瞭解MFIS-FET陣列在讀取時其鐵電極化量受記憶體特性操作影響為何，我們在本研究中假設MFM 鐵電電容電滯極化曲線分為線性極化貢獻與電偶極翻轉極化貢獻。其中線性部分則以介電的方式表示
    ；電偶極翻轉極化貢獻則以Preisach模型假設出一個鐵電電容的極化電域密度分佈。首先以fitting BNdT鐵電薄膜的方式對一些實驗量測的電滯曲線數據作驗證，表示Preisach模型在電滯曲線上可以符合。有了極化曲線模擬基礎後，接著我們也運用Preisach模型分佈函數於BNdT MFIS C-V fitting ，也可以預測MFIS C-V曲線過程中鐵電層同步極化曲線情形，幫助了解不同電壓下鐵電極化效應在MFIS中的程度
    。至於對研究動機 NOR-Type與NAND-Type之MFIS-FET在讀取時記憶體陣列作set-read操作過程，以鐵電極化方式所記憶之記憶位置有無受到影響也得到一些結論。從模擬研究結果顯示，MFIS寫入記憶位置在同步極化曲線中第二與第四象限且實驗參數值K小於1時寫入位置會比較理想。在set-read模擬操作結果則為若記憶之極化值在set-read操作中需要反轉再回復則無法完全回復到原先寫入極化值，但連續讀取後可以維持穩定特定值。會產生極化回復不足的問題由翻轉極化貢獻之Preisach平面密度來看可知為read放回時經常是掃過平面上低密度區域，但set時經常會掃過高密度區所導致。

    目錄 摘要......................................................I 目錄.....................................................II 表目錄....................................................V 圖目錄...................................................VI 第一章 緒論...............................................1 參考文獻................................................2 第二章 文獻回顧...........................................3 2-1 鐵電極化電滯曲線模型................................3 2-1-1 鐵電材料極化....................................3 2-1-2 Miller電滯曲線模型..............................5 2-1-3 Preisach電滯曲線模型............................9 2-2 鐵電薄膜元件結構與模擬.............................13 2-2-1 MFM(金屬-鐵電-金屬)電容........................13 2-2-2 MFS(金屬-鐵電-半導體)或MFIS(金屬-鐵電-絕緣體-半導 體)元件........................................15 2-3 摻雜釹之鈦酸鉍鐵電薄膜Bi3.5Nd0.5Ti3O12.............21 2-3-1 BNdT MFM結構電性...............................22 2-3-2 BNdT MFIS結構電性..............................23 2-4 MFIS-FET非揮發性既非破壞式讀取記憶體操作...........25 2-4-1 快閃記憶體操作模式簡介.........................25 2-4-2 MFIS-FET操作模式簡介...........................26 參考文獻...............................................30 第三章 鐵電薄膜極化曲線模擬暨fitting.....................32 3-1 鐵電薄膜極化模型模擬...............................32 3-1-1 鐵電極化貢獻...................................32 3-1-2 極化曲線分佈函數與積分處理.....................34 3-1-3 模擬與實際曲線fitting..........................38 3-2 Preisach模型連續極化電場施加.......................43 3-2-1 連續電場施加說明與模擬.........................44 參考文獻...............................................48 第四章 MFIS fitting與應用................................49 4-1 半導體電性與模擬...................................49 4-1-1 半導體電容-電壓公式說明........................49 4-1-2 半導體平帶、高頻電容量測效應...................53 4-1-3 MIS電容-電壓模擬...............................54 4-2 MFIS電性與模擬.....................................57 4-2-1 MFS或MFIS電性說明..............................57 4-2-2 翻轉電偶極化與MFS或MFIS電容-電壓模擬...........59 4-2-3 A.C.小訊號的MFM與MFIS電容-電壓模擬.............66 4-2-4 MFIS電容-電壓曲線fitting分析...................75 4-3 記憶體讀取操作特性模擬.............................82 4-3-1 set-read 過程模擬..............................82 4-3-2 連續set-read 過程模擬..........................86 4-3-3 不同Cferro/Cox模擬.............................88 4-3-4 飽和極化下set-read 過程模擬....................94 4-3-5 不同程度下set-read操作特徵.....................97 參考文獻..............................................107 第五章 結論.............................................108 表目錄 表3-1 連續部分極化電滯曲線模擬範例條件...................45 表4-1 P-type半導體中不同表面位能產生效應.................52 表4-2 MFS電容-電壓曲線模擬條件...........................60 表4-3 MFS電容-電壓曲線模擬條件(飽和電滯曲線).............62 表4-4 MFIS電容-電壓曲線模擬條件..........................64 表4-5 MFIS電容-電壓曲線模擬條件(飽和電滯曲線)............65 表4-6 MFM與MFIS中鐵電層假設條件表........................68 表4-7 不同基準積分單位量模擬結果.........................70 表4-8 不同施加電壓下MFIS結構模擬條件.....................80 表4-9 MFIS模擬set-read操作條件..........................83 表4-10 MFIS模擬不同K值條件...............................89 表4-11 MFIS模擬飽和極化曲線條件..........................95 表4-12 不同程度set-read模擬時MFIS條件....................97 表4-13 MFIS NOR-Type B點操作不同set程度.................100 表4-14 MFIS NAND-Type A點操作不同set程度................100 圖目錄 圖2-1 鐵電晶體單位晶胞....................................3 圖2-2 電滯極化曲線........................................4 圖2-3 Miller’s 鐵電極化模型示意圖........................6 圖2-4 線性與非線性部分的極化值............................7 圖2-5 Miller’s飽和翻轉極化曲線...........................7 圖2-6 Miller’s未飽和的電滯極化曲線.......................8 圖2-7 Miller’s非完整迴路的部分極化.......................9 圖2-8 (a) hysteron (b) Preisach平面 (c) 正向電場施加 (d) 反 向電場施加.........................................10 圖2-9 分佈函數function...................................12 圖2-10 V. Meyer等人的模擬和參數..........................13 圖2-11 C-V對稱的蝴蝶圖形.................................14 圖2-12 (a) small signal (HF) (b) quasi-static (LF)MFM電容量 測以及不同頻率下MFM電容量測(c) Pb5Ge5O11(d) (x=0.05) [PLT].............................................15 圖2-13 MFIS memory window示意圖..........................16 圖2-14 S. L. Miller的低頻C-V模擬.........................17 圖2-15 考慮鐵電極化的(a)低頻與(b)高頻C-V曲線.............18 圖2-16 A.C.小訊號振幅對鐵電極化的模型....................19 圖2-17 不同MFIS絕緣層SiO2厚度模擬結果(a)5nm (c)0.5nm.....19 圖2-18 (a) LF MFIS C-V曲線(b) HF unsaturated MFIS C-V曲 (c) HF saturated MFIS C-V 曲線........................20 圖2-19 Bi3.5Nd0.5Ti3O12鐵電薄膜MFM與MFIS製備流程圖.......22 圖2-20 不同施加電壓MFM P-E曲線(a)分層退火，厚度260nm (b) 一 次退火，厚度268nm.................................23 圖2-21 不同BNdT厚度 MFIS C-V曲線圖.......................24 圖2-22 不同施加電壓MFIS C-V曲線(BNdT=404nm;Al2O3=8nm)....24 圖2-23 (a) schematic top view and cross-section of the NOR- type Flash memory array; and (b) schematic top view and cross-section of the NAND-type Flash memory array.............................................26 圖2-24 NOR memory cell 連接示意圖........................27 圖2-25 同一bit line NOR memory cell經讀取操作後read回去狀態 ..................................................28 圖2-26 NAND memory cell 連接示意圖.......................28 圖2-27 同一bit line NAND memory cell 經讀取操作後read回去狀 態................................................29 圖3-1 有、無線性極化貢獻實驗值比較圖.....................33 圖3-2 Preisach模型施加正向電場示意圖.....................35 圖3-3 Preisach模型施加反向電場示意圖.....................36 圖3-4 二重積分計算 (a) 電滯曲線向上 (b) 電滯曲線向下.....37 圖3-5 不同分佈函數擬合 (a)(b)高斯形式 (c)(d)勞倫茲形式..39 圖3-6 未修正與修正後一次微分比較圖.......................40 圖3-7 一次微分擬合(a)高斯形式 (b)勞倫茲形式.............41 圖3-8 Preisach平面三維示意圖 (a) top view (b) side view (c) elevation at 45°...................................42 圖3-9 非最大施加電場之極化電滯曲線擬合結果示意圖(a)第一內圈 曲線(b)第二內圈曲線(c)第三內圈曲線(d)第四內圈線....43 圖3-10 連續施加電場後變化區域分佈(a) initial (b) 正向電場施 加 (c) 正向電場施加後反向電場施加.................44 圖3-11 連續部分極化於Preisach平面施加電場變化示意圖......46 圖3-12 連續部分極化電滯曲線模擬..........................48 圖4-1 P-type半導體表面能帶圖.............................50 圖4-2 P-type半導體不同表面位能與空間電荷密度對照關係圖...51 圖4-3 P-type半導體與金屬功函數能階示意圖.................55 圖4-4 P-type半導體與不同厚度 SiO2(100~1000Å)下的高頻 (solid line)與低頻(dash line)電容-電壓曲線模擬............57 圖4-5 假設MFIS中同步電滯極化曲線模擬範例圖...............59 圖4-6 MFS模擬 (a)電滯曲線 (b)低頻C-V (c)高頻C-V..........61 圖4-7 MFS模擬(3倍相對介電常數)(a)電滯曲線 (b)低頻 C-V (c)高 頻C-V..............................................61 圖4-8 MFS模擬(飽和電滯曲線) (a)電滯曲線(b)低頻C-V(c)高頻C-V ...................................................63 圖4-9 MFIS模擬(a)電滯曲線 (b)低頻C-V (c)高頻C-V..........64 圖4-10 MFIS模擬(飽和電滯曲線)(a)電滯曲線 (b)低頻C-V (c)高頻 C-V...............................................65 圖4-11 模擬鐵電層在電容-電壓實際量測中產生電滯曲線圖 (a)MFM 結構 (b)MFIS結構..................................68 圖4-12 表4-7中不同積分單位量(0.5、0.1、0.01)中A~F點模擬鐵電 層電容值(a) MFM結構 (b)MFIS結構...................71 圖4-13 表4-7(Ⅲ)MFM中鐵電層模擬A.C.小訊號振幅模擬及對照整體 電滯曲線極化路徑模擬..............................73 圖4-14 表4-7(Ⅲ) MFIS中鐵電層模擬A.C.小訊號振幅模擬及對照整 體電滯曲線極化路徑模擬............................74 圖4-15 修正後MFS或 MFIS結構電容-電壓高頻模擬圖( A)圖4-6 (c) (B)圖4-7(c) (C)圖4-8(c) (D)圖4-9(c) (E)圖4-10 (c) ..................................................75 圖4-16 模擬MFIS中鐵電層同步極化電滯曲線流程圖............76 圖4-17 分佈函數條件比較圖(a)與(b)Gaussian(c)與(d)Lorentzian ..................................................77 圖4-18 不同角度三維 Preisach平面密度分佈圖(a) side view (b) elevation at 45°..................................77 圖4-19 利用MFM與MFIS結構模擬結果(a)MFIS電容-電壓曲線模擬(b) 同步MFIS鐵電層極化電滯曲線模擬....................79 圖4-20 在不同施加電壓下MFIS模擬結果(a)與(b) 5V (c)與(d) 7V、 (e)與(f) 10V、(g)與(h) 12V........................81 圖4-21 MFIS 模擬(a)電容-電壓曲線(b)同步鐵電層極化電滯曲線.. ..................................................83 圖4-22 MFIS NOR-Type set-read模擬情形(a)、(b)A點(c)、(d)B點 ..................................................84 圖4-23 MFIS NAND-Type set-read模擬情形 (a)、(b)A點(c)、(d)B 點................................................85 圖4-24 MFIS NOR-Type B點位置連續set-read模擬情形 (a)電容-電 壓曲線 (b)同步鐵電層極化電滯曲線..................87 圖4-25 MFIS NAND-Type A點位置連續set-read模擬情形(a)電容-電 壓曲線 (b)同步鐵電層極化電滯曲線..................87 圖4-26 不同K值下MFIS電容-電壓曲線模擬....................89 圖4-27 不同K值下MFIS同步鐵電層極化電滯曲線模擬(a)K=0.1(b)K= 0.25 (c)K=1 (d)K=2.5 (e)K=5.......................90 圖4-28 K=0.1 NOR-Type B點模擬(a)C-V (b)同步鐵電極化線....91 圖4-29 K=0.25 NOR-Type B點模擬(a)C-V (b)同步鐵電極化線...92 圖4-30 K=1 NOR-Type B點模擬 (a)C-V (b)同步鐵電極化曲線...92 圖4-31 K=2.5 NOR-Type B點模擬(a)C-V (b)同步鐵電極化曲線..92 圖4-32 K=0.1 NAND-Type A點模擬 (a) C-V (b) 同步鐵電極化曲線 ..................................................93 圖4-33 K=0.25 NAND-Type A點模擬 (a)C-V (b) 同步鐵電極化曲線 ..................................................93 圖4-34 K=1 NAND-Type A點模擬(a)C-V (b)同步鐵電極化曲線...93 圖4-35 K=2.5 NAND-Type A點模擬 (a)C-V (b)同步鐵電極化線..94 圖4-36 MFIS 飽和極化條件模擬(a)C-V (b)同步鐵電層電滯曲線... ..................................................95 圖4-37 模擬MFIS 飽和極化條件set-read操作(a)(b) NOR-Type B點 (c)(d) NAND-Type A點..............................96 圖4-38 模擬不同set程度前MFIS寫入位置(a)電容-電壓曲線(b)同步 鐵電層極化電滯曲線................................98 圖4-39 模擬MFIS NOR-Type B點操作不同set程度(a)電容-電壓曲線 (b)同步鐵電層極化電滯曲線.........................98 圖4-40 模擬MFIS NAND-Type A點操作不同set程度(a) 電容-電壓曲 線 (b)同步鐵電層極化電滯曲線......................99 圖4-41 模擬NOR-Type B點操作不同set程度下翻轉極化電滯曲線... .................................................101 圖4-42 模擬NAND-Type A點操作不同set程度下翻轉極化電滯曲線.. .................................................101 圖4-43 模擬NOR-Type B點Preisach平面set-read操作(a) set (b) read.............................................103 圖4-44 模擬NAND-Type A點Preisach平面set-read操作(a) set (b) read.............................................104 圖4-45 模擬NOR-Type B點Preisach平面等高線set-read操作...105 圖4-46 模擬NAND-Type A點Preisach平面等高線set-read操作..105 圖4-47 模擬飽和電滯極化曲線翻轉極化貢獻Preisach平面set-read 操作(a)(b) NOR-Type B點 (c)(d)NAND-Type A點......106 圖4-48 NOR-Type B點飽和極化Preisach平面等高線set-read操作.. .................................................106 圖4-49 NAND-Type A點飽和極化Preisach平面等高線set-read操作. .................................................107

    [1.1] C. Y. Chang and S. M. Sze, ULSI Devices, Chapter 8,
    P.377-429, John Wiely & Sons, INC. (2000)
    [2.1] C. H. Tsang, C. K. Wong and F. G. Shin, J. Appl.
    Phys. 98, 084013 (2005)
    [2.2] M. Lines and A. Glass, Principles and Applications of
    Ferroelectrics and Related Devices, 87, Clarendon
    Press, Oxford (1977)
    [2.3] O. Auciello, J. F. Scott, and R. Ramesh, Phys. Today
    51, 22 (1998)
    [2.4] A. N. Kolmogorov, Izv. Akad. Nauk USSR, Ser. Math. 3,
    355 (1937)
    [2.5] M. Avrami, J. Chem. Phys. 7,1103 (1939); 8, 212
    (1939); 9, 77 (1941)
    [2.6] Yoshihiro Ishibashi and Yutaka Takagi, J. Phys. Soc.
    Japan, 31, 506 (1971)
    [2.7] Yoshihiro Ishibashi, J. Phys. Soc. Japan, 59, 4148,
    (1990)
    [2.8] S. L. Miller, R. D. Nasby, J. R. Schwank, M. S.
    Rodgers, and P. V. Dressendorfer, J. Appl. Phys. 68,
    6463 (1990)
    [2.9] F. K. Chai, J. R. Brews, R. D. Schrimpf, and D. P.
    Birnie Ш, J. Appl. Phys. 78, 4766 (1995)
    [2.10]S. L. Miller, J. R. Schwank, R. D. Nasby, and M. S.
    Rodgers, J. Appl. Phys. 70, 2849 (1991)
    [2.11]F. Preisach, Z. Phys. 94, 277 (1935)
    [2.12]I. D. Mayergoyz, Mathematical Models of Hysteresis,
    Chapter 1, Springer-Verlag, New York (1991)
    [2.13]V. Meyer, J.-M. Sallese, P. Fazan, D. Bard, and F.
    Pecheux, Solid-State Electron. 47, 1479 (2003)
    [2.14]V. Meyer, J.-M. Sallese, and P. Fazan,
    Ferroelectrics, 268, 251 (2002)
    [2.15]A.Z. Simões, M. A. Ramirez, C. S. Riccard, A. Ries,
    E. Longo, and J. A. Varlea, Mater. Chem. Phys. 92,
    373 (2005)
    [2.16]R. Moazzami, C. Hu, and W. H. Shepherd, IEEE Trans.
    Electron Devices, 39, 2044 (1992)
    [2.17]S. Ohara, K. Aizawa and H. Ishiwara, Jpn. J. Appl.
    Phys., 44, 6644 (2005)
    [2.18]S. J. Lee, M. S. Jang, C. R. Cho,K. Y. Kang and S. K.
    Han, Jpn. J. Appl. Phys., 34, 6133 (1995)
    [2.19]H. S. Choi, G. S. Lim, J. H. Lee, Y. T. Kim, S. I.
    kim, D.C. Yoo, J. Y. Lee, and I. H. Choi, Thin Solid
    Films, 444, 276 (2003)
    [2.20]C. K. Lee, W. S. kim, H. H. Park, H. Jeon, and Y. H.
    Pae, Thin Solid Films, 473, 335 (2005)
    [2.21]K. Takahashi, K. Aizawa, and H. Ishiwara, Jpn. J.
    Appl. Phys. 45, 5098 (2006)
    [2.22]B. C. Lan, J. J. Hsu, S. Y. Chen, and J. S. Bow, J.
    Appl. Phys. 94, 1877 (2003)
    [2.23]B. K. Moon, H. Ishiwara, E. Tokamitsu, and M.
    Yoshimoto, Thin Solid Films, 385, 307 (2001)
    [2.24]S. L. Miller and P. J. McWhorter, J. Appl. Phys. 72,
    5999, (1992)
    [2.25]H. T. Lue, C. J. Wu, and T. Y. Tseng, IEEE Trans.
    Electron Devices, 49, 1790, (2002)
    [2.26]H. Z. Massoud, Microelectron. Eng. 36, 95 (1997)
    [2.27]N. Ogata, H. Ishiwara, IEICE Trans. Electron. E84-C,
    777 (2001)
    [2.28]J. Cheng, Y. Y. Lin, and T. A. Tang, Int.
    Ferroelectrics, 73, 57 (2005)
    [2.29]李清楠,國立清華大學材料科學及工程學系碩士論文,(2005)
    [2.30]葉騰豪,國立清華大學材料科學及工程學系碩士論文,(2005)
    [2.31]林治平,國立清華大學材料科學及工程學系碩士論文,(2003)
    [2.32]Wai-Kai Chen, editor-in-chief, Memory,
    Microprocessor, and Asic, Chap. 5, p. 5-23, CRC Press
    LLC (2003)
    [3.1] J. Yu, L. Wang, Y. Wang, G. Peng, F. Liu and J. Gao,
    int. Ferroelectrics, 75, 35 (2005)
    [4.1] Y. Tsividis, Operation and Modeling of the MOS
    Transistor, p.58-63, New York: McGraw-Hill (1999)
    [4.2] C. Garrett and W. Brattain, Phys. Rev., 99, 376 (1955)
    [4.3] D. Schroder, Semiconductor Material and Device
    Characterization, Chap. 6, p.325, Third Edition, John
    Wiley & Sons ,Inc., (2005)
    [4.4] A. Goetzberger, Bell Syst. Tech. J., 45, 1907 (1966)
    [4.5] W.E. Beadle, J.C.C. Tsai and R.D. Plummer, Quick
    Reference Manual for Silicon Integrated Circuit
    Technology, Wiley-Interscience, New York (1985)

    無法下載圖示 全文公開日期 本全文未授權公開 (校內網路)
    全文公開日期 本全文未授權公開 (校外網路)

    QR CODE