以高功函數鎢或鉬為主金屬閘極之金氧半元件製程研究

簡易檢索 / 詳目顯示

回結果列表

研究生：	呂慈航
論文名稱：	以高功函數鎢或鉬為主金屬閘極之金氧半元件製程研究 Process Study for MOS Devices with High Work Function Tungsten or Molybdenum Based Metal Gates
指導教授：	張廖貴術
口試委員:	趙天生楊文祿
學位類別：	碩士 Master
系所名稱：	原子科學院 - 工程與系統科學系 Department of Engineering and System Science
論文出版年：	2013
畢業學年度：	101
語文別：	中文
論文頁數：	106
中文關鍵詞：	metal gate 、MOS 、high work function
相關次數：	點閱：3 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

為了改善MOSFET的性能，元件的尺寸被要求越來越小，許多新穎的研究成果已被發表出來，其中，高功函數金屬閘極的研究相當引人注目。
此論文研究主要分成三部分來探討界面製程對元件電特性之影響：
一、我們直接在堆疊MoN金屬閘極時直接減少其物理厚度，希望可以減少整體元件因為金屬閘極的氧或是汙染物擴散導致電性不良的問題，以達到維持高功函數並且減少EOT的目標。發現到經由我們直接減少金屬閘極物理厚度可以有效達到減少EOT，其EOT均可以有效的壓制到10 Å 左右。並且對於功函數方面並無因為物理厚度減少導致功函數衰減，其功函數一樣可以達到5eV左右。
二、我們一樣使用微縮金屬閘極物理厚度，以達到維持高功函數並且減少EOT的目標，更換高功函數金屬為WHfN堆疊金屬閘極，應用於電晶體製程上。我們直接減少金屬閘極物理厚度可以有效達到減少EOT，其EOT均可以有效的壓制到15 Å 左右。並對功函數方面一樣可以維持高功函數元件特性，其功函數最高可以到達5.3eV。
三、我們在介電層與金屬閘極中間插入ALD 堆疊的阻擋層，希望藉由ALD堆疊出來較緻密的薄膜特性，可以阻擋氧或是汙染物的擴散，採用兩種不同的阻擋層，探討阻擋層的插入與改變。當插入阻擋層時，對元件的EOT影響較大，觀察到插阻擋層使EOT增加，其原因為金屬閘極氧含量高而且阻擋層的氧含量也較高，導致我們堆疊的阻擋層氧化為介電質。插入Insert Layer時功函數下降，主要原因為插入了較低功函數的材料在Metal gate/High-K之間。

摘要    i
致謝    ii
目錄    iv
圖目錄    ix
表目錄    xv
第一章    序言    1
1.1 研究金屬閘電極之動機    1
1.2 最近金屬閘電極的研究    2
1.3 金屬閘極面臨的挑戰    4
1.4 論文架構    6
第二章    元件製程與量測    11
2.1 高功函數金屬閘極金氧半電容元件之製作流程    11
2.1.1 晶片刻號、晶背處理以及、源極與汲極定義    11
2.1.2 成長閘極介電層    12
2.1.3 沉積單層式及合金式金屬閘極 MoN、WHfN    12
2.2金氧半電容電性量測    14
2.2.1電容-電壓 (C-V) 特性量測    14
2.2.2電流-電壓 (I-V) 特性量測    15
2.2.3遲滯(Hysteresis)特性量測    16
2.2.4 Stress-Induced Vfb shift (△Vfb) 特性量測    17
2.2.5 Stress-Induced Leakage Current (SILC) 特性量測    17
2.2.6萃取金屬閘極之功函數 (Work Function)    17
2.3金氧半電容物性與材料分析    19
2.3.1 X光粉末繞射儀 (X-ray Powder Diffractometer)    19
2.3.2二次離子質譜儀(Secondary Ion Mass Spectrometer, SIMS)    20
第三章    25
不同金屬後退火溫度對具有TiN/MoN堆疊式金屬閘極與HfON閘介電層之金氧半電晶體特性影響研究    25
3.1 研究動機    25
3.2 製程與量測    26
3.2.1 製程條件    26
3.2.2 量測參數    28
3.3 實驗結果與討論    29
3.3.1 電特性    29
3.3.2 可靠度    33
(a)    熱載子(Channel Hot Caarrier Stress)    33
熱載子注入對臨界電壓的影響    33
熱載子注入對轉導的影響    34
(b)    F-N Stress(Constant Voltage Stress)    34
F-N Stress對臨界電壓的影響    34
F-N stress對轉導的影響    35
3.4 結論    35
第四章    50
不同金屬後退火溫度對具有TiN/MoN及TiN/WHfN金屬閘極與HfON閘介電層之金氧半電晶體特性影響研究    50
4.1 研究動機    50
4.2 製程與量測    51
4.2.1 製程條件    51
4.2.2 量測參數    51
4.3 實驗結果與討論    52
4.3.1 TiN/WHfN為金屬閘極製做電晶體元件探討不同PMA對電晶體元件的影響    52
(a)電特性    52
(b) 可靠度    54
(I) 熱載子(channel Hot Caarrier Stress)    55
熱載子注入對臨界電壓的影響    55
熱載子注入對轉導的影響    55
(II) F-N Stress(Constant Voltage Stress)    56
F-N Stress對臨界電壓的影響    56
F-N stress對轉導的影響    56
4.3.2 比較不同金屬閘極TiN/MoN及TiN/WHfN對電晶體元件的電特性    56
4.4 結論    58
第五章    76
在High-k與金屬閘極間插入ALD堆疊阻擋層對金氧半元件特性影響與研究    76
5.1 研究動機    77
5.2 製程與量測    78
5.2.1 製程條件    78
5.2.2 量測參數    78
5.3 實驗結果與討論    79
5.3.1 不同Insert layer對堆疊高功函數金屬閘極MoN之金氧半元件特性    79
5.3.2 不同Insert layer對堆疊金屬閘極TaN之金氧半元件特性    83
5.4 結論    84
第六章 結論    100
參考文獻    104


                                

[1] M. S. Krishinan, et al., IEDM, p. 571, 1998
[2] C. Hobbs, et al., IEEE Symp. On VLSI Technology Tech. Dig., 2-1. 2003.
[3] C. Hobbs, et al., IEEE Elec. Dev. Lett., vol.51(6), p.978, 2004.
[4] Seiichiro KAWAMURA, IEEE Custom Integrated Circuits Conference, p.467, 2002.
[5] D. G. Park, et al., IEDM Tech. Dig., p.671, 2001
[6] H. Zhong, et al., Appl. Phys. Lett., vol.78, p.1134, 2001.
[7] H. Zhong, et al., J. of Electronic Materials, vol.30, p.1493, 2001.
[8] Y. H. Kim, et al., IEDM Tech. Dig., p.667, 2001.
[9] J. K. Schaeffer, et al., MRS spring meeting, April, 2002.
[10] I. Polishchuk, et al., IEEE Electron Device Lett., vol.22, p.444, 2001
[11] H. Zhong, et al., IEDM Tech. Dig., p.467, 2001.
[12] L. Wu.; H.Y. Yu, et al.," VLSI Technology Systems and Applications (VLSI-TSA), 2010 International Symposium on , vol., no., p.90 April 2010
[13] A. Fet, V. Haublein, et al.. Journal of Vacuum Science & Technology B: Microelectronics and Nanometer Structures , vol.29(1) , 2011
[14] Chi-Pei Lu, et al., VLSI-TSA, p.92, 2010
[15]K.G. Reid et al. , Thin Solid Films ,517, p.2712 , 2009
[17] C. Hobbs, et al., Symp. VLSI Tech. Dig., p.9, 2003
[18] Mark Rodder, IEDM Short Course, Texas Instrument. ,2004
[19] Stefan De Gendt , IEDM Short Course , 2004
[20] W. Zhu, et al., Trans. Elec. Dev. Lett., vol.51 (1), p.98, 2004.
[21] M. V. Fischetti, et al., J. Appl. Phys., vol.90 (9), p.4587, 2001.
[22] Robert Chau, et al., Elec. Dev. Lett., vol.25 (6), p.408, 2004.
[23] H. Ono, et al., Appl. Phys. Lett., vol.73, no.11, p.1517, 1998.
[24] R. Beyers, J. of Appl. Phys., vol.56, p.1, 1984
[25] V. Misra, et al., MRS bulletin, vol.27, no.3, p.212, 2002
[26] C.Wang, et al.,Appl.Phys.Lett.,vol.83,p.308,2003
[27] S. Zafar et al., Apply Phys. Letter, vol. 80, p. 4858, 2002.
[28] Huang-Chun Wen et al., IEEE EDL, vol.27, no.7 p.598, 2006
[29] Po-Yen. Chien, Integration of electrical characteristics for MOS devices with Molybdenum metal gate, thesis in the Department of Engineering and System Science, NTHU., 2007
[30] N. V. Nguyen, et al., Appl. Phys. Lett., vol.77,p. 3012 ,2000
[31] P. T. Gao, et al., Thin Solid Films, 377, p.557 ,2000
[32] K. Kukli, et al., Thin Solid Films, 260, p.135 ,1995
[33] M. Cassir, et al., Appl. Surf. Sci., 193, p.120 ,2002
[34] C. M. Perkins, et al., Appl. Phys. Lett.,vol.78, p.2357 ,2001
[35] C. Chaneliere, et al., Microelectron. Reliab., 39,p.261 ,1999
[36] D. D. L. Chung, et al., X-Ray Diffraction at Elevated Temperatures: A Method for In-Situ Process Analysis, Chap.1, VCH Publishers, 1993
[37] R. Woltjer, et al., IEEE Trans. Electron Devices, vol. 42, p.109, 1995
[38] Tzung-Lin et al.,IEEE Transaction on Electron Device, vol. 53, No. 6, p.1420, 2006
[39] Stanley Wolf,Silicon Processing for the VLSI ERA,vol.2, 1990

全文公開日期本全文未授權公開 (校內網路)
全文公開日期本全文未授權公開 (校外網路)

簡易檢索 / 詳目顯示

相關論文