簡易檢索 / 詳目顯示

回結果列表
研究生： 廖育諒
Liao, Yu-Liang
論文名稱： 高溫處理及再成長界面層於金氧半元件之電與材料特性研究
High Temperature Treatment and Post-Annealing Regrowth of Interfacial Layer on Electrical and Material Characteristics in MOS Devies
指導教授： 張廖貴術
Chang-Liao, Kuei-Shu
口試委員: 趙天生
劉致為
學位類別： 碩士
Master
系所名稱： 原子科學院 - 工程與系統科學系
Department of Engineering and System Science
論文出版年： 2013
畢業學年度： 101
語文別： 中文
論文頁數： 86
中文關鍵詞： 金氧半元件
相關次數： 點閱：3  下載：0 
分享至:
查詢本校圖書館目錄 查詢臺灣博碩士論文知識加值系統 勘誤回報

    • 現今半導體產業元件微縮是必然趨勢，但當元件以二氧化矽做為介電層微縮到1.5 nm以下會導致嚴重的漏電流問題，所以現在閘極介電層都使用高介電值的金屬氧化物取代原有的二氧化矽氧化層，藉此減少漏電流的發生和微縮EOT，本論文方向主要針對高介電值的介電層以及與Si界面的IL(Interfacial-Layer)層做不同處理，期望能更加改善元件品質，進而達到我們的主要目的-微縮EOT與減少漏電流等等電特性上的優點。

    目錄 摘要 I 致謝 III 目錄 IV 表目錄 VII 圖目錄 VIII 第一章 1 序論 1 1.1 前言 1 1.2 使用高介電係數材料的原因 2 1.3 High-k材料的選擇 2 1.4 Exotic Higher-k介電材料 4 1.5 高介電係數材料所面臨的問題 4 1.6 高介電係數材料議題探討 5 1.6.1 表面氧化層(Interface oxide)工程 5 1.6.2 原子層介電層沉積研究 6 1.7 論文架構 6 第二章 14 元件製程與量測 14 2.1 不同時間高溫處理後再成長化學氧化界面層之元件製作流程 14 2.1.1 晶片刻號和晶背毆姆式接觸 14 2.1.2 化學氧化層成長 15 2.1.3以原子層沉積方式氮化閘極介電層及退火處理 15 2.1.4金屬電極沉積及退火處理 16 2.2 高溫處理後再成長不同化學氧化界面層之元件製作 16 2.2.1 晶片刻號和晶背毆姆式接觸 16 2.2.2 化學氧化層成長 17 2.2.3以原子層沉積方式氮化閘極介電層及退火處理 17 2.2.4 金屬電極沉積及退火處理 17 2.3 以電漿方式再成長高溫處理後的化學氧化層之元件製作 18 2.3.1 晶片刻號和晶背毆姆式接觸 18 2.3.2 化學氧化層成長 18 2.3.3以原子層沉積方式氮化閘極介電層及退火處理 19 2.3.4 金屬電極沉積及退火處理 19 2.4 電性量測 19 金氧半電容電性量測 19 2.5 物性分析 21 2.5.1 X光繞射儀 21 2.5.2 穿透式電子顯微鏡 22 2.5.3 X光光電子能譜儀 22 第三章 25 不同時間高溫處理後再成長化學氧化界面層於金氧半元件 25 3.1 研究動機 25 3.2 製程與量測 26 3.2.1不同時間高溫處理後再成長化學氧化界面層做為HfON與矽基板之界面層製程條件 26 3.2.2量測參數 27 3.3 實驗結果與討論 28 3.3.1 不同時間高溫處理後再成長化學氧化界面層做為HfON與矽基板的界面層對MOS元件電性影響 28 3.3.2 不同時間高溫處理後再成長化學氧化界面層做為HfON與矽基板的界面層對MOS元件物理特性探討 30 3.4結論 31 第四章 43 高溫處理後再成長不同化學氧化界面層於金氧半元件 43 4.1 研究動機 43 4.2 製程與量測 45 4.2.1高溫處理後再成長不同化學氧化界面層做為HfON與矽基板之界面層製程條件 45 4.2.2 利用SRPO技術成長化學氧化層做為HfON與矽基板之界面層製程條件 46 4.2.3 量測參數 46 4.3 實驗結果與討論 47 4.3.1 高溫處理後以不同化學方式再成長界面層之做為HfON與矽基板之界面層對MOS元件電性影響 47 4.3.2 高溫處理後以不同化學方式再成長界面層之做為HfON與矽基板之界面層對MOS元件物性影響 49 4.4結論 50 第五章 60 高溫處理後再成長電漿氧化界面層應用於固態前驅物所堆疊介電層之金氧半元件 60 5.1 研究動機 61 5.2 製程與量測 62 5.2.1以純H2O2溶液再成長高溫處理後之化學氧化層做為HfON與矽基板之界面層製程條件 62 5.2.2以電漿方式再成長高溫處理後之化學氧化層做為HfON與矽基板之界面層製程條件 63 5.2.3 量測參數 64 5.3 實驗結果與討論 64 5.3.1 以電漿方式再成長高溫處理後之化學氧化層之做為HfON與矽基板之界面層對MOS元件電性影響 64 5.3.2 不同前驅物材料成長高介電質介電層於MOS元件電性影響 66 5.4結論 67 第六章 81 結論與展望 81 6.1結論 81 6.2展望 82 參考文獻 84

    [1] Jeff Pettinato, et al., International Technology Roadmap for Semiconductors, 2001
    [2] Buchanan, et al., Microelectron. Eng.,vol 36, pp.13-20,1997
    [3] H. S. Momose, et al., IEEE Trans. Electron Devices, vol. 43 ,p.1233 , Aug.1996
    [4] D. A. Buchanan, et al., IBM, J. Res. Develop., vol.43, pp.245-264, 1999
    [5] J. H. Stathis, et al., IEEE Transactions on Device and Materials Reliability, vol.1, pp.43-59, 2001
    [6] J. H. Stathis, et al., IEEE International Electron Devices Meeting, pp.167-171, 1998
    [7] A. I. Kingon, et al., Nature 406, p.1032
    [8] H. –S. P. Wong IBM J. RES. & DEV, Vol. 46, p.133-168, 2002
    [9] S. M. Sze, et al., Physics of Semiconductor Devices, Second printing July,p.469-486,1996
    [10] Yuan Taur, et al., First published 1998, Reprinted, p.161, 187, 1999.
    [11] International Technology Roadmap for Semiconductor, 2003
    [12] M.Houssa, et al., Material Science and Enginerring R,p.37-85,2006
    [13] Tung Ming Pan, et al., Appl. Phys. Lett. vol.78, p.1439
    [14] T. H. Hou . et al., Meeting of the Electrochemical Society, SaltLake City , Utah, 2002
    [15] Heiji Watanabe, et al., APL VOLUME 85, NUMBER 3,2008
    [16] A. I. Kingon, et al., Nature 406, p.1032,2000
    [17] Hiroaki Arimura , et al., Applied Surface Science 254 6119–6122,2008
    [18] J. Huang, D. Heh, et al., Symposium on VLSI Technology Digest of Technical Papers, p.34,2009
    [19] G.D. Wilk, et al., J. Appl. Phys. 89, p.5243, 2001
    [20] T.A. Raju, et al., JAP 52 p.4877, 1981
    [21] P.Sivasubramani, et al., IEDM, p.543 ,2007
    [22] G.D. Wilk , et al., J. Appl. Phys. 87, p.484, 2000
    [23] A.Kumar , et al., Soc. 55, p.439, 1972
    [24] C.Hobbs, et al., IEEE IEDM. 2001, 30.1.1, 2001
    [25] S.Saito., et al., IEDM, p.7, 2003
    [26] E.Gusev, et al. IEDM., MRS Bull, 2001
    [27] Hao Jin, et al.,Photovoltaic Energy Conversion,Conference Record of the 2006 IEEE 4th World Conference ,p1071,2006
    [28] Ronald Inman , Gregory Jursich, et al., Thin Solid Films 516 8498–8506,2008
    [29] Satoshi Kamiyama, et al., IWGI 2003, p. 46, Tokyo
    [30] C. H. Chen, et al., IEEE EDL 22, p.260, 2001
    [31] H.-H. Tseng, C. C. Capasso et al., IEDM, p821, 2004
    [32] Min Dai, et al., IBM, IEDM11-650,2011
    [33] Hong Bae Park ,Samsung Electronics R&D Center, APPLIED PHYSICS
    LETTERS 94, 042911 ,2009
    [34] Kazuyoshi Torii, et al., IEEE EDL 53, p. 323, 2006
    [35] C Kang, et al., IEEE, p.122, 2005
    [36] M. S. Akbar, et al., APL 86, 032906 ,2005
    [37] Renee Nieh, et al., APL 81, p.1663, 2002
    [38] 許芳銘，金氧半元件中堆疊式高介電層與界面層之製程研究，國立清華大學工程與系統科學所，2011
    [39] 洪晧智，應用較高介電層及電漿處理界面層以改善金氧半元件電特性，國立清華大學工程與系統科學所，2012
    [40] 謝宗林，金氧半元件中高介電與界面層之退火與在原位電漿處理的電與材料特性研究，國立清華大學工程與系統科學所，2013

    無法下載圖示 全文公開日期 本全文未授權公開 (校內網路)
    全文公開日期 本全文未授權公開 (校外網路)

    QR CODE