高效率二維整數式離散小波轉換晶片之排列架構設計與分析

簡易檢索 / 詳目顯示

回結果列表

研究生：	簡裕峰
論文名稱：	高效率二維整數式離散小波轉換晶片之排列架構設計與分析 An Efficient VLSI Architecture Line-Based 2-D Integer DWT :Design and Analysis
指導教授：	周懷樸
口試委員:
學位類別：	碩士 Master
系所名稱：	原子科學院 - 工程與系統科學系 Department of Engineering and System Science
論文出版年：	2005
畢業學年度：	93
語文別：	中文
論文頁數：	73
中文關鍵詞：	二維離散小波轉換、整數式小波轉換、小波轉換架構、管線化架構、影像壓縮標準、多維解析
外文關鍵詞：	2D-DWT, integer transform, lifting scheme, line-based, JPEG2000, multi-resolution
相關次數：	點閱：1 下載：0
分享至:	分享至facebook 分享至twitter

查詢本校圖書館目錄查詢臺灣博碩士論文知識加值系統勘誤回報

本篇論文主要研究目的是設計一個針對二維離散小波轉換晶片，離散小波轉換具有多重解析，可把訊號的頻帶做有效的分離很適合用來做影像的壓縮轉換，本片利用提升式演算法(Lifting Scheme)及整數式小波轉換(integer to integer mapping)來實現運算單元，lifting scheme主要可用來簡化運算過程，而整數式則是可以達到完全反向轉換，降低在設計晶片時有效位數取捨所造成的誤差，在架構上我們使用line based的排程方式可以有效的降低暫存器組的數目及提高硬體的使用效率，而位址產生器我們使用in-place mapping的方式可以更容易的去實現。
除了上述我們使用到的演算法及架構外，為了加快晶片的處理速度，我們修改小波函數中的係數，把原來的乘法器用移位器來取代以提昇晶片的效能。
我們利用硬體描述語言(Verilog Hardware Description Language)來設計此架構，在用台積電所提供的.35製程library及Synopsys所提供的合成軟體去做合成電路，本篇論文測試結果二維離散小波轉換的電路面積為3130μm*3125μm，而時脈最高可以達到285MHz

第一章  序論..............................................1
   1-1  前言........................................................1
   1-2  研究動機及目的..............................................4
第二章  文獻回顧..........................................7
   2-1  二維離散小波(DWT)轉換演算法.................................7
      2-1.1  傳統演算法(Convolution)................................7
      2-1.2  提升式演算法(Lifting Scheme)..........................10
   2-2  整數式二維離散小波轉換(Integer DWT)........................13
   2-3  二維離散小波轉換架構比較...................................17
      2-3.1  直接架構(Direct Approach).............................19
      2-3.2  一階二維架構(One level For Two Dimension)...............21
      2-3.3  多階二維架構(Multi-level For Two Dimension)............23
 第三章  二維離散小波轉換晶片設計........................26
3-1  運算單元的設計............................................26
    3-2  二維離散小波轉換設計......................................31
       3-2.1  邊界值延伸(Bounding Extension).......................31
       3-2.2  管線化架構(Pipelining)...............................33
    3-3  列方向(Row Module)離散小波轉換設計........................35
    3-4  行方向(Column Module)離散小波轉換設計.....................38
       3-4.1  暫存器架構(Line-based)...........................38
       3-4.2  位址產生器(Adder Generator)..........................44
    3-5  二維反向離散小波(IDWT)轉換設計............................48

第四章  小波轉換實現的模擬分析...........................50
  4-1  數學模式驗證................................................50
  4-2  設計模擬驗證................................................55
  4-3  硬體合成分析................................................58
第五章 結論與建議........................................61
參考文獻.................................................63

                                

[1] I.Daubechies and W.Sweldens,“Factoring wavelet transforms into lifting steps,” Journal of Fourier Analysis and Applications , Vol. 4, pp. 247-269, 1996.
[2] JPEG2000 Verification Model 6.0.
[3] A. R. Calderbank, I. Daubechies, W. Sweldens and B. Yeo, ”Wavelet transforms that map integers to integers,” Applied and Computational Harmonic Analysis., Vol.5, no. 3, pp. 332-369, 1998.
[4] Wen-Ta Lee, Wen-Sheng Chiang and Chia-Chun Tsai, “Efficient VLSI Architectures with low hardware cost for discrete wavelet transform,”Institute of Computer, Communication and Control National Taipei University of Technology, 2002.
[5] N. D. Zervas, G. P. Anagnostopoulos, V. Spiliotopoulos, Y. Andreopoulos, and C.E. Goutis, “Evaluation of design alternatives for the 2-D discrete wavelet transform,” IEEE Transactions on Circuits and Systems for Video Technology, vol.11, no.12, December 2001.
[6] M. Vishwanath, R. M. Owens, and M. J. Irwin, “VLSI architectures for the discrete wavelet transform,” IEEE Trans. Circuits Syst.-11, vol. 42, NO. 5, pp. 305-316,MAY 1995.
[7] P. C. Wu and L. G. Chen, “An efficient architecture for two-dimensional discrete wavelet transform,” IEEE Trans. On Circuits and Systems for Video Technology, vol.11, no.4, Apr.2001
[8] C. Chakrabarti and M. Vishwanth, “Efficient Realizations of the Discrete and Continuous Wavelet Transforms : From Single Chip Implementations to Mappings on SIMD Array Computers,” IEEE Trans. Signal Processing, vol. 43, pp. 759-771, Mar 1995.
[9] Z. Guangjun, C. Lizhi and C. Huowang, “A simple 9/7-tap wavelet filter based on lifting scheme,” IEEE Trans. pp. 249-252, 1995.
[10] Sao-Jie Chen and Tao-Wen Chung, “Design and implementation of 2-D discrete wavelet transform VLSI architecture for JPEG2000,” NTU EE thesis, chap.3, 2001
[11] K. Andra, C. Chakrabarti and T. Acharya, “A VLSI architecture for lifting-based forward and inverse wavelet transform,” IEEE Trasactions on signal processing, vol. 50, no. 4, april 2002.
[12] K. Parhi, “VLSI digital signal processing system,” Wiley InterScience, chap.2, 1999.
[13] C.-T. Huang, P.-C. Tseng, and L.-G. Chen, “Efficient VLSI architectures of lifting-based discrete wavelet transform by systematic design method,” in Proceedings of 2002 IEEE International Symposium on Circuits and Systems (ISCAS 2002), Scottsdale, Arizona, May 2002.

全文公開日期本全文未授權公開 (校內網路)
全文公開日期本全文未授權公開 (校外網路)

簡易檢索 / 詳目顯示

相關論文